发明名称 对仅M×N位外围设备执行N位写入访问
摘要 一种片上系统(100)包括16位DSP(102)、耦接到DSP的16位数据总线(202)、至少一个仅32位的外围设备(110)、耦接到该外围设备的32位数据总线(212)和耦接在16位和32位总线之间的桥(108),该桥包括写入合并系统(200)。一种写入合并系统的方法包括:在存储器映射结构(220和221)中预存储外围设备的地址;从DSP接收16位数据和用于修改外围设备的32位数据位置的16位的写入业务;读取外围设备的数据位置的32位内容;复用所接收的16位数据和所读取的32位内容;以及向外围设备的数据位置写入包括修改后的16位和未修改的16位的新的32位字,而在接收写入业务之后没有来自DSP的任何介入。
申请公布号 CN101313290A 申请公布日期 2008.11.26
申请号 CN200680043572.1 申请日期 2006.09.06
申请人 飞思卡尔半导体公司 发明人 C·K·克菲;E·哈图恩
分类号 G06F13/36(2006.01) 主分类号 G06F13/36(2006.01)
代理机构 中国国际贸易促进委员会专利商标事务所 代理人 屠长存
主权项 1.一种计算机系统,包括:N位数字信号处理器(DSP);包括N位宽的数据总线的第一总线,其被耦接到N位DSP;至少一个外围设备,其包括至少一个仅M×N位外围设备;包括M×N位宽的数据总线的第二总线,其被耦接到所述至少一个仅M×N位外围设备;以及耦接在所述第一总线和所述第二总线之间的桥,该桥包括写入合并系统,该写入合并系统包括:第一逻辑电路,其用于接收新的N位宽的数据和来自N位DSP的写入业务,该写入业务用于修改在所述仅M×N位外围设备的数据位置处的M×N位字的N位字,以及第二逻辑电路,其用于向所述仅M×N位外围设备的所述数据位置写入包括由所述新的N位宽的数据修改的所述N位字的M×N位字。
地址 美国得克萨斯
您可能感兴趣的专利