通过直接数字合成的数字受迫振荡

摘要

显然地存在开发可替换电路的机会。没有与驱动数字频率发生器(DFG)的时钟相关的制品的简化电路可用于各种可调电子设备中。本发明涉及数字频率生成。具体地，其涉及用于数字生成具有与参考时钟信号和两个整数的比率有关的期望频率的脉冲流的方法和装置。该方法一般应用于其比率不是整数的整数。可以在简单的芯片上集成作为设备的DFG，而不需要芯片外的滤波器。

主权项

1.一种产生与参考时钟有关的输出频率的数字频率发生器，设备包括：具有循环的参考时钟信号，存储器中可访问的分子，存储器中可访问的分母，与所述参考时钟、所述分子和所述分母耦合的累加器级，其在将通过重复累加所述分子并上溢具有从零到所述分母减1的范围的累加器来达到上溢条件的多个循环后，反复地发出终点条件信号和余数信号；选择器，与所述累加器级的所述终点条件信号和所述余数信号耦合，该选择器包括状态机和输出部分。其中所述状态机响应于所述终点条件信号，转移经过(a)低值状态、(b)上升中间值状态、(c)高值状态、(d)下降中间值状态，并循环地转移到(a)低值状态；其中所述输出部分响应于所述状态机而输出值信号，(a)响应于所述低值状态而输出低值、(b)在所述上升中间值状态期间并响应于所述余数信号而输出上升中间值、(c)响应于所述高值状态而输出高值、以及(d)在所述下降中间值状态期间并响应于所述余数信号而输出下降中间值，其中所述输出部分还响应于所述状态机而输出二进制上升或下降信号，与所述选择器的所述值信号和所述上升或下降信号耦合的数字到模拟转换器(简称DAC)，其中所述DAC响应于具有响应于所述上升或下降信号的偏移的值信号而输出模拟信号；与所述模拟信号耦合的滤波器，输出滤波后的模拟信号；以及与所述滤波后的模拟信号耦合并输出脉冲流的比较器。