| 摘要 |
本发明揭示一种记忆体，其包括复数个快闪单元及用于程式化一第一单元以储存第一资料且程式化一或多个第二单元以储存第二资料的电路。该电路自身或该记忆体之一控制器或该记忆体之一主机藉由执行驱动程式码而使该第一单元之该程式化系根据该等第二资料，其中该第一单元之该程式化的至少一部分系在该(该等)第二单元之该程式化的任一者之前实现。藉由指派待储存于一第一单元中之资料的一第一部分及待储存于一或多个第二单元中之该等资料的一第二部分，而将该等资料储存于一快闪记忆体之单元中。该第一单元系根据该第二部分而被程式化以储存该第一部分。该(该等)第二单元经程式化以储存该第二部分。该第一单元之该程式化的至少一部分系在该(该等)第二单元之该程式化的任一者之前实现。 |
