半导体集成电路

摘要

本发明的半导体集成电路提高静电破坏强度和闭锁强度等。此外，消除静电破坏强度和闭锁强度等的偏差，作为半导体集成电路，保证一定的质量。在静电破坏保护单元(EC1)中，利用由P+型的半导体层构成的分离区域(6)包围着第一NPN型双极晶体管(3)和第二NPN型双极晶体管(4)，与其他元件电性分离。该分离区域(6)的宽度(WB1)形成得比相互分离形成了内部电路(50)的元件的分离区域(7)的宽度(WB2)宽。这样，能够得到提高静电破坏强度和闭锁强度等的效果。为了充分发挥这样的效果，最好分离区域(6)的宽度(WB1)宽于分离区域(7)的宽度(WB2)(通常按照该半导体集成电路的最小设计规则进行设计)2倍以上。

主权项

1、一种半导体集成电路，其特征在于，包括：内部电路，由多个元件形成；焊盘，与所述内部电路连接，被从外部施加输入信号，或者被施加来自所述内部电路的输出信号；静电破坏保护元件，与所述焊盘连接，用于保护所述内部电路不受静电破坏；第一分离区域，由半导体层构成，包围所述静电破坏保护元件而形成；以及第二分离区域，由半导体层构成，将形成所述内部电路的多个元件相互分离，所述第一分离区域的宽度比所述第二分离区域的宽度宽。