发明名称 形成半导体器件的精细图案的方法
摘要 本发明公开一种形成半导体器件的精细图案的方法,所述方法包括在具有底层的基板上形成沉积膜。沉积膜包括第一、第二和第三掩模薄膜。所述方法还包括在第三掩模薄膜上形成光阻图案,将第三掩模薄膜图案化以形成沉积图案,以及在沉积图案的侧壁上形成非晶碳图案。所述方法还包括在沉积图案和非晶碳图案上填充旋涂碳层,抛光旋涂碳层、非晶碳图案和光阻图案以露出第三掩模图案,以及以非晶碳图案作为蚀刻掩模来执行蚀刻工序,以露出第一掩模薄膜。蚀刻工序移除第三掩模图案和露出的第二掩模图案。所述方法还包括移除旋涂碳层和非晶碳图案,以及以第二掩模图案作为蚀刻掩模来形成第一掩模图案。
申请公布号 CN101299408A 申请公布日期 2008.11.05
申请号 CN200810000680.1 申请日期 2008.01.14
申请人 海力士半导体有限公司 发明人 卜喆圭;潘槿道
分类号 H01L21/033(2006.01);H01L21/311(2006.01) 主分类号 H01L21/033(2006.01)
代理机构 北京天昊联合知识产权代理有限公司 代理人 顾红霞;张天舒
主权项 1.一种形成半导体器件的精细图案的方法,包括:在具有底层的基板上形成层叠层,所述层叠层包括第一、第二和第三掩模薄膜;在所述第三掩模薄膜上形成光阻图案;使用所述光阻图案作为蚀刻掩模,将所述第三掩模薄膜图案化,以形成包括第三掩模图案和所述光阻图案的第一叠层图案;在包括所述第一叠层图案的所得结构上形成非晶碳层;将所述非晶碳层选择性地图案化,以在所述第一叠层图案的侧壁上形成非晶碳图案;使用所述非晶碳图案和所述光阻图案作为蚀刻掩模,将所述第二掩模薄膜图案化,以形成第二掩模图案,从而形成包括所述非晶碳图案、所述第一叠层图案和所述第二掩模图案的第二叠层图案;在所述第二叠层图案上形成旋涂碳层;将所述旋涂碳层抛光,以露出所述第三掩模图案;使用所述非晶碳图案和所述旋涂碳层作为蚀刻掩模来执行蚀刻工序,以露出所述第一掩模薄膜,从而移除所述第三掩模图案和露出的第二掩模图案;移除所述旋涂碳层和所述非晶碳图案;以及使用所述第二掩模图案作为蚀刻掩模,选择性地蚀刻所述第一掩模薄膜,以形成第一掩模图案。
地址 韩国京畿道
您可能感兴趣的专利