半导体测试装置

摘要

一种半导体测试装置，可抑制传输通路之增加并实现讯号传输高速化，且可防止传输通路之间之延迟。在半导体测试装置100中，藉由模式产生部112使模式讯号产生后，即进行将其串列转换并朝测试头120侧传输，再将经传输电缆130传输来的模式讯号进行并列转换之处理。且将多数种类模式讯号分配至各位址之每一个并分别记忆于相位控制记忆体124中，进行检测开始位址之处理，该开始位址记忆有与读取开始之最初模式讯号一致之相位相同之模式讯号。又，自开始位址开始读取，依序读取模式讯号并朝DUT150输出而进行测试。