发明名称 |
一种FPGA内嵌双端口存储器的测试方法 |
摘要 |
一种FPGA内嵌双端口存储器的测试方法,将FPGA中的内嵌双端口存储器全部配置为可选工作模式中的同一种,将同一类端口的输入并行连接到一起作为公共输入端;测试时,先采用March C算法轮流测试两类端口,然后对两类端口同时施加组合向量,进行两端口的关联性故障测试,判断存储器输出的正确性。本发明有效地完成了FPGA内嵌双端口存储器的测试,测试覆盖率达到100%,且合理利用了FPGA中空闲的资源作为检验逻辑,简化了调试过程,减少了输入输出端口,大大提高了测试效率。 |
申请公布号 |
CN101286367A |
申请公布日期 |
2008.10.15 |
申请号 |
CN200810112419.0 |
申请日期 |
2008.05.23 |
申请人 |
北京时代民芯科技有限公司;中国航天时代电子公司第七七二研究所 |
发明人 |
陈雷;张帆;文治平;周涛;张志权;李学武;王勇;储鹏;张彦龙;孙华波;刘增荣 |
分类号 |
G11C29/12(2006.01) |
主分类号 |
G11C29/12(2006.01) |
代理机构 |
中国航天科技专利中心 |
代理人 |
安丽 |
主权项 |
1、一种FPGA内嵌双端口存储器的测试方法,其特征在于步骤如下:(1)对FPGA内嵌的各双端口存储器的两个存储端口进行编号,分别为端口A(201)和端口B(202);(2)将各内嵌双端口存储器端口A(201)的输入地址端A(203)、输入数据端A(204)、端口使能端A(205)、读写使能端A(206)、复位控制端A(207)、时钟输入端A(208)分别并联在一起作为公共输入端A(301),将各内嵌双端口存储器端口A(201)的输出端(215)按位分别并联在一起作为并行输出端A(305);将各内嵌双端口存储器端口B(202)的输入地址端B(209)、输入数据端B(210)、端口使能端B(211)、读写使能端B(212)、复位控制端B(213)、时钟输入端B(214)分别并联在一起作为公共输入端B(302),将各内嵌双端口存储器端口B(202)的输出端(216)按位分别并联在一起作为并行输出端B(306);(3)将各内嵌双端口存储器配置为相同的工作模式;(4)将各内嵌双端口存储器的端口A(201)设为有效,端口B(202)设为无效,通过公共输入端A(301)对并联的各存储器施加March C算法测试向量进行故障测试;(5)将各内嵌双端口存储器的端口B(202)设为有效,端口A(201)设为无效,通过公共输入端B(302)对并联的各存储器施加March C算法测试向量进行故障测试;(6)将各内嵌双端口存储器的端口A(201)和端口B(202)同时设为有效,通过公共输入端A(301)和公共输入端B(302)对并联的各存储器同时施加组合向量进行两端口的关联性故障测试;(7)将各内嵌双端口存储器设置为相同的其它工作模式,重复步骤(4)~(6)进行测试。 |
地址 |
100076北京市丰台区东高地四营门北路2号 |