具低峰值电流的更新控制器

摘要

本发明公开了一种诸如动态随机存取存储器(dynamic random accessmemory；DRAM)的存储器，具体而言，公开了一种嵌入于存储器中的更新控制器。依据本发明的更新控制器通过区分第一库致动信号与第二库致动信号的作用时间来降低峰值电流电平。本发明具有的优点为，由于即使在该第二库致动信号为致动时也停用延迟的更新致动信号，因此不存在实质上减少第二部分所用的更新进行时间的问题。

主权项

1. 一种更新控制器，其包含第一组件、第二组件以及第三组件，并响应于一库致动信号(BEN)与一更新致动信号而输出第一库致动信号(B1EN)、第二库致动信号(B2EN)以及一延迟的更新致动信号，其中：当该第三组件的输出信号起作用时，该第一组件延迟输出该库致动信号(BEN)，而当该第三组件的输出信号不起作用时，该第一组件输出该库致动信号(BEN)；当该库致动信号(BEN)或该第一组件的输出信号起作用时，该第二组件输出具有致动状态的信号，而当该库致动信号(BEN)与该第一组件的输出信号不起作用时，该第二组件输出具有停用状态的该信号；当该第二组件的输出信号不起作用时，该第三组件输出该更新致动信号，而当该第二组件的输出信号起作用时，该第三组件保持先前输出；以及该第一库致动信号(B1EN)为该库致动信号(BEN)，该第一组件的输出信号为该第二库致动信号(B2EN)，而该第三组件的输出信号为该延迟的更新致动信号。