快闪记忆体系统及其控制方法

摘要

本发明揭露一种快闪记忆体系统，包括一组页数，每页由不同容量的复数个记忆体区域所组成；一读取／写入控制器，用以控制其中一页的资料读取或写入；一错误修正单元，包含至少两个错误修正码(Error Correction Code,ECC)引擎，每个引擎可编码或解码资料用以执行错误侦测和错误修正；及一ECC判断单元，用以在预设条件基础上选取一适当ECC引擎。