| 摘要 |
本发明采用使高制造良率成为可能之主动模式下之基板偏压技术，并减轻主动模式下之信号处理之动作消耗电力与信号延迟量之变动。本发明之附加电容电路CC1之附加PMOSQp4、附加NMOSQn4系以与CMOS电路STC1、2、3之PMOS、NMOS相同之制程制造。于电源布线Vdd_M与N井N_Well之间连接有附加PMOSQp4之闸极电容，而于接地布线Vss_M与P井P_Well之间连接有附加NMOSQn4之闸极电容。电源布线Vdd_M之杂讯系经由闸极电容Cqp04而传递至N井N_Well，而接地布线Vss_M之杂讯系经由闸极电容Cqn04而传递至P井P_Well。可减低CMOS电路STC1、2、3之PMOS、NMOS之源极 井间之基板偏压电压之杂讯变动。 |
