半导体存储器件

摘要

本发明提供一种半导体存储器件，该半导体器件为了稳定地实现以所指定的延迟、外部时钟频率进行的动作，而与制造偏差、动作电压偏差、温度变化相对应地产生适当的内部定时信号。该半导体存储器件具有第一延迟电路块和第二延迟电路块，其中，上述第一延迟块用于产生要在由外部输入指令周期确定的列周期时间进行动作的电路块的定时信号，上述第二延迟电路块用于将整体的延迟量调节为由外部时钟和延迟确定的访问时间与列周期时间的差。这些延迟电路块按照列延迟、动作频率而将各延迟电路的延迟量调节为适当的值，并且与处理、动作电压的偏差、动作温度的变化对应地调节延迟量。

主权项

1.一种半导体存储器件，与具有第一周期时间的第一时钟信号同步而输入包含控制信号的外部信号，其特征在于：上述半导体存储器件与上述控制信号同步而生成第二时钟信号，并且，具有被输入上述第二时钟信号、具有预定的延迟时间而输出输出信号的第一延迟电路块，上述第一延迟电路块包括由各个延迟时间的总和被调整为上述第一周期时间的M倍的多级第一延迟电路构成的第二延迟电路块、和由各个延迟时间的总和被调整为上述第一周期时间的N倍的多级第二延迟电路构成的第三延迟电路块，其中，M、N分别为自然数。