发明名称 | 非易失性半导体存储器 | ||
摘要 | 一具有浮栅的存储单元,形成在第一导电型半导体基片上,并且设在形成于半导体基片上的具有第二导电型的一深阱和形成在该深阱内第一导电型的一浅阱的区域内。从浮栅发射电子的擦除操作是通过将控制栅设为地电压和源极端子S设为Vpp利用隧道效应现象进行的。在时间t1,深和浅阱加有电压V<SUB>CC</SUB>,而在自时间t1已过去的一预定时间段后的时间t2,源极端子被加有电压Vpp。 | ||
申请公布号 | CN1201240A | 申请公布日期 | 1998.12.09 |
申请号 | CN98102195.6 | 申请日期 | 1998.05.29 |
申请人 | 日本电气株式会社 | 发明人 | 大川真贤 |
分类号 | G11C16/00;G11C11/00;H01L27/115;H01L27/04 | 主分类号 | G11C16/00 |
代理机构 | 中科专利代理有限责任公司 | 代理人 | 朱进桂 |
主权项 | 1、用于具有形成在一基片上的浮动栅、控制栅和源极的半导体存储器的擦除方法,其特征在于包括步骤:向基片施加一第一电压;在向所述基片施加所述第一电压之后,向源极施加比所述第一电压高的一第二电压。 | ||
地址 | 日本国东京都 |