数位通讯系统中计算错误量之装置和方法

摘要

本发明提供了一种数位通讯系统中计算错误量之装置和方法。该装置包括：决定单元，用以接收输入资料串流以产生至少一输入位元串流。组合逻辑电路，耦接于决定单元，根据多项式错误检查方程式，对输入位元串流之延迟位元和目前位元执行组合逻辑运算，以产生错误检查位元串流。最后，累加器累加错误检查运算中结果为正确的试验次数，并且根据此正确结果次数，产生名目错误检查数。