| 摘要 |
在多状态非挥发性快闪记忆体中，与其它状态相比，最低经程式状态可遭遇到一增大位准之位元线至位元线电容电荷耦合。当程式化记忆体单元至最低可程式状态时，可随着增大的电压脉冲，使用较小值递增经施加至记忆体单元的程式电压。在施加之电压中的递增量愈小，允许精确度愈高且临限电压分布愈窄，以补偿经程式化至该状态之记忆体单元所遇到的不均衡电荷耦合。在一些实施方案中，当自下部页切换至上部页程式化时，可使用较小之递增值。在管线式程式化架构中(其中形成一实体页之记忆体单元储存两个逻辑页之资料，并且对一逻辑页之程式化系在接收另一逻辑页之资料之前开始)，当自程式化第一逻辑页切换至同时程式化该两页时，可增大递增值。 |
