发明名称 DATA HOLDING CIRCUIT AND SIGNAL PROCESSING CIRCUIT
摘要 A data holding circuit is capable of latching an input signal at both a rising edge and a falling edge of a clock signal. Several flip-flops and exclusive OR circuits cooperate to achieve this function.
申请公布号 US2008211559(A1) 申请公布日期 2008.09.04
申请号 US20070951893 申请日期 2007.12.06
申请人 TANAKA YUJI 发明人 TANAKA YUJI
分类号 H03K3/037 主分类号 H03K3/037
代理机构 代理人
主权项
地址