| 发明名称 | 利用多管芯小片的三维集成电路的制造 | ||
| 摘要 | 一种组装电子器件的方法，该方法包括测试(602)第一管芯的第一晶片(100)以识别性能良好的第一管芯的位置；以及将第一晶片(100)划分(604)成一组小片(104－1、104－2和104－3)，其中小片包括第一管芯的M×N阵列。将小片结合到第二晶片的小片位置以形成小片堆叠，其中小片位置在第二晶片中限定了第二管芯的M×N阵列。将小片堆叠切割(606)成包括结合到第二管芯的第一管芯的器件。根据静态或动态地(使具有超过指定阈值的产率的小片数量最大化)来实现将第一晶片(100)分成多个小片。可执行根据性能良好的管芯模式对小片位置和小片进行的分类来将小片优先结合到相同类的小片位置上。 | ||
| 申请公布号 | CN101258583A | 申请公布日期 | 2008.09.03 |
| 申请号 | CN200680027834.5 | 申请日期 | 2006.07.03 |
| 申请人 | 飞思卡尔半导体公司 | 发明人 | 罗伯特·E·琼斯;斯科特·K·鲍兹德尔 |
| 分类号 | H01L21/30(2006.01);H01L21/46(2006.01) | 主分类号 | H01L21/30(2006.01) |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 屠长存 |
| 主权项 | 1.一种组装电子器件的方法，包括以下步骤：测试包括多个第一管芯的第一晶片以识别所述第一晶片中性能良好的第一管芯的位置；将所述第一晶片划分成一组多管芯小片，其中小片包括所述第一管芯的M×N阵列；将所述小片中的一个结合到第二晶片的小片位置以形成小片堆叠，其中所述小片位置包括第二管芯的M×N阵列；以及将所述小片堆叠切割成一组电子器件，每个电子器件包括被结合到第二管芯的第一管芯。 | ||
| 地址 | 美国得克萨斯 | ||