实时差错检测与纠错芯片

摘要

本发明涉及一种实时差错检测与纠错芯片，其包括一编码单元、二选一数据选择单元、第一控制单元、第二控制单元、锁存单元、检错与纠错单元及时序控制单元，数据由CPU读入，经过第一控制单元、编码单元、二选一数据选择单元和第二控制单元，输出给SRAM；数据由SRAM读入，经过第二控制单元、锁存单元，输入检错与纠错单元中，如数据正确，则通过第一控制单元输出给CPU；如果数据一位错误，则在检错与纠错单元中纠正后将正确数据分两路传输，一路通过第一控制单元输出给CPU，一路通过二选一数据选择单元和第二控制单元输出给SRAM，覆盖原错误数据。该实时差错检测与纠错芯片将逻辑电路与纠错芯片集成在一块芯片，提高芯片集成度和可靠性，节省成本，减小芯片体积和重量。

主权项

1. 一种实时差错检测与纠错芯片，包括一检错与纠错单元，其特征在于还包括一编码单元、二选一数据选择单元、第一控制单元、第二控制单元及时序控制单元，CPU片选信号有效时，数据由中央处理单元读入，通过数据总线经过第一控制单元、编码单元、二选一数据选择单元和第二控制单元，输出给静态随机存储器；数据由静态随机存储器读入时，经过第二控制单元，输入检错与纠错单元中，进行数据检错，如果数据正确，则通过第一控制单元输出给中央处理单元，如果数据一位错误，则在所述的检错与纠错单元中纠正后将正确数据分两路传输，一路通过第一控制单元输出给中央处理单元，一路通过二选一数据选择单元和第二控制单元输出给静态随机存储器，覆盖原来的错误数据，其中：所述编码单元在接收从中央处理单元输入的数据后，生成校验位；所述二选一数据选择单元由中央处理单元的读写控制信号w_r的高低控制选择数据的传输流向；所述第一控制单元由中央处理单元的读写控制信号w_r的高低控制数据输入和输出通路的开关；所述第二控制单元由中央处理单元的读写控制信号w_r的高低和所述检错与纠错单元发出的错误标志信号fault的高低来控制数据输入和输出通路的开关；所述检错与纠错单元由所述时序控制单元发出的控制脉冲信号flagoe的高低来控制开关，所述检错与纠错单元打开时，检测输入数据是否发生错误，发生错误的数据被纠正后输出，同时产生错误标志信号fault；所述时序控制单元在每次中央处理单元读取静态随机存储器中的数据时，开始计数，配合时钟脉冲信号clk2和clk2的二分频时钟脉冲信号clkout来完成提取脉冲的功能，提供所述检错与纠错单元开关的控制脉冲信号flagoe。