发明名称 |
与高压垂直晶体管集成的感测FET |
摘要 |
在一个实施例中,半导体器件包括主垂直场效应晶体管(FET)和感测FET。主垂直FET和感测FET都形成在半导体材料柱上。两者共享形成在衬底之上的柱中的延伸漏极区,并且第一和第二栅极元件形成在柱的相对侧的电介质中。主垂直FET和感测FET沿第一横向分开并且电隔离。在操作中,感测FET采样在主垂直FET中流动的电流的小部分。要强调的是,提供该摘要是为了遵守需要摘要的规定以使得检索者或其他读者迅速确定本技术公开的主题。 |
申请公布号 |
CN101246887A |
申请公布日期 |
2008.08.20 |
申请号 |
CN200810080752.8 |
申请日期 |
2008.02.18 |
申请人 |
电力集成公司 |
发明人 |
V·帕塔萨拉蒂;S·巴纳吉;M·H·曼利 |
分类号 |
H01L27/088(2006.01);H01L29/06(2006.01);H01L29/78(2006.01) |
主分类号 |
H01L27/088(2006.01) |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
张雪梅;魏军 |
主权项 |
1.一种半导体器件,包括:主垂直晶体管,其包括:第一导电类型的衬底;设置在衬底之上的半导体材料柱,所述柱具有宽度和沿第一横向延伸的长度,第一源极区包括设置在所述柱的顶表面处或附近的第一导电类型的一个或多个区域,第二导电类型的本体区被设置在第一源极区下面的柱中,第一导电类型的延伸漏极区被设置在本体区下面的柱中;分别设置在柱的相对侧的第一和第二介电区域,第一介电区域被柱横向包围,并且第二介电区域横向包围所述柱;分别设置在第一和第二介电区域中的第一和第二场板;分别设置在邻近本体区的柱的顶表面处或附近的第一和第二介电区域中的第一和第二栅极元件,所述第一和第二栅极元件通过具有第一厚度的栅极氧化物与本体区分开;感测晶体管,其包括:设置在柱的顶表面处或附近的第一导电类型的第二源极区,第二源极区沿第一横向借助延伸到柱的顶表面的本体区的区域与第一源极区分开,其中感测晶体管用来采样在主垂直晶体管中流动的电流的小部分。 |
地址 |
美国加利福尼亚州 |