发明名称 集成电路的结构
摘要 本发明提供一种集成电路的结构,其包括:半导体基底;金属化层,在该半导体基底上方;第一介电层,在该半导体基底与该金属化层之间;第二介电层,在该半导体基底与该金属化层之间,其中该第二介电层在该第一介电层上方;以及接触插塞,其具有上部及下部,该上部在该第二介电层中,该下部在该第一介电层中,其中该接触插塞电连接该金属化层中的金属线,且在该上部与该下部之间的界面,该接触插塞是不连续的。本发明可以有效地解决接触插塞与较高的深宽比有关的问题,并可以降低寄生电容。
申请公布号 CN101246873A 申请公布日期 2008.08.20
申请号 CN200710128653.8 申请日期 2007.07.09
申请人 台湾积体电路制造股份有限公司 发明人 余振华;叶震南;姚志翔;万文恺;郑价言
分类号 H01L23/522(2006.01) 主分类号 H01L23/522(2006.01)
代理机构 隆天国际知识产权代理有限公司 代理人 陈晨
主权项 1. 一种集成电路的结构,包括:半导体基底;金属化层,在该半导体基底上方;第一介电层,在该半导体基底与该金属化层之间;第二介电层,在该半导体基底与该金属化层之间,其中该第二介电层在该第一介电层上方;以及接触插塞,其具有上部及下部,该上部在该第二介电层中,该下部在该第一介电层中,其中该接触插塞电连接该金属化层中的金属线,且在该上部与该下部之间的界面,该接触插塞是不连续的。
地址 中国台湾新竹市