| 发明名称 | Ⅲ－Ⅴ族化合物半导体衬底制造方法 | ||
| 摘要 | 提供一种能够增强衬底PL强度的III－V族化合物半导体衬底制造方法。在这种III－V族化合物半导体衬底制造方法中，首先，抛光晶片3的表面3a(抛光步骤)。其次，清洗晶片3的表面3a(第一清洗步骤S7)。接下来，使用含卤素气体，对晶片3的表面3a进行第一干蚀刻，同时将第一偏压功率施加到用于承载晶片3的卡盘24上。随后，使用含卤素气体，对晶片3的表面3a进行第二干蚀刻(第二干蚀刻步骤S11)，同时将比第一偏压功率低的第二偏压功率施加到卡盘24。 | ||
| 申请公布号 | CN101241855A | 申请公布日期 | 2008.08.13 |
| 申请号 | CN200810008534.3 | 申请日期 | 2008.01.23 |
| 申请人 | 住友电气工业株式会社 | 发明人 | 八乡昭广;松本直树;西浦隆幸 |
| 分类号 | H01L21/302(2006.01);H01L21/3065(2006.01);H01L21/306(2006.01);H01L21/304(2006.01) | 主分类号 | H01L21/302(2006.01) |
| 代理机构 | 中原信达知识产权代理有限责任公司 | 代理人 | 孙志湧;陆锦华 |
| 主权项 | 1.一种III-V族化合物半导体衬底制造方法，包括：抛光片状III-V族化合物半导体晶体的表面的抛光步骤；在所述的抛光步骤之后，清洗所述III-V族化合物半导体晶体表面的清洗步骤；在所述清洗步骤之后的第一干蚀刻步骤，对用来承载所述III-V族化合物半导体晶体的电极施加第一偏压功率，并同时使用第一含卤素气体对所述晶体表面进行第一干蚀刻；和在所述第一干蚀刻步骤之后的第二干蚀刻步骤，对所述电极施加小于所述第一偏压功率的第二偏压功率，且同时使用第二含卤素气体对所述III-V族化合物半导体晶体表面进行第二干蚀刻。 | ||
| 地址 | 日本大阪府大阪市 | ||