可抑制采样时钟相位偏差影响的时间交错结构模数转换器

摘要

本发明属集成电路技术领域，具体为一种可抑制采样时钟相位偏差影响的时间交错模数转换器。它由前端采样保持电路、各个通道的采样保持电路、子模数转换器以及多路复用器组成。其中，子模数转换器由缓冲器、参考电阻串、两级粗子预放大电路、细子预放大电路、两级折叠电路、有源内插电路、比较器、编码电路连接构成。两个通道生成的二进制数字信号通过多路复用器输出，成为整个模数转换器的输出。本发明抑制了通道间采样时钟相位偏差的影响，其采用的采样保持电路也大大提高采样的动态性能，并抑制了采样开关的时钟馈通效应。

主权项

1.一种可抑制采样时钟相位偏差影响的时间交错模数转换器，其特征在于由一个前端采样保持电路(10)，2个子模数转换器的采样保持电路(11、12)，子模数转换器(13、14)，以及一个多路复用器(15)组成；其中，电样保持电路(11)和子模数转换器(13)构成一个通道，采样保持电路(12)和子模数转换器(14)构成另一个通道；两个通道生成的二进制码通过多路复用器(15)输出，成为整个模数转换器的输出；所述子模数转换器(13、14)为折叠内插结构模数转换器，由缓冲器(32)、参考电阻串(33)、第一级粗子预放大电路(34)、第二级粗子预放大电路(35)、细子预放大电路(36)、第一级折叠电路(37)、第二级折叠电路(38)、有源内插电路(39)、比较器(40)、编码电路(41)连接构成；第一级粗子预放大电路(34)、第二级粗子预放大电路(35)和比较器(40)依次连接构成粗子转换器；细子预放大电路(36)、第一级折叠电路(37)、第二级折叠电路(38)、有源内插电路(39)和比较器(40)依次连接构成细子转换器；缓冲器(32)和参考电阻串(33)分别与第一级粗子预放大电路(34)和细子预放大电路(36)连接。