| 发明名称 | 制造半导体器件的方法 | ||
| 摘要 | 一种制造包含第一区域与第二区域的半导体器件的方法，其中在该第二区域中形成的蚀刻目标图案的图案密度小于在第一区域中形成的蚀刻目标图案的密度，该方法包括：提供含有该第一区域与该第二区域的衬底；在该衬底上形成蚀刻目标层；在该蚀刻目标层上形成硬掩模层；蚀刻该硬掩模层以分别在该第一区域与第二区域中形成第一硬掩模图案与第二硬掩模图案；减小在第二区域中形成的第二硬掩模图案的宽度；及使用该第一硬掩模图案与具有减小宽度的该第二硬掩模图案作为蚀刻阻挡，来蚀刻该蚀刻目标层，以在该第一区域与第二区域中形成蚀刻目标图案。 | ||
| 申请公布号 | CN101211865A | 申请公布日期 | 2008.07.02 |
| 申请号 | CN200710307125.9 | 申请日期 | 2007.12.27 |
| 申请人 | 海力士半导体有限公司 | 发明人 | 刘载善;吴相录 |
| 分类号 | H01L21/84(2006.01);H01L21/027(2006.01);H01L21/28(2006.01) | 主分类号 | H01L21/84(2006.01) |
| 代理机构 | 北京集佳知识产权代理有限公司 | 代理人 | 刘继富;顾晋伟 |
| 主权项 | 1.一种制造半导体器件的方法，该半导体器件包含第一区域和第二区域的，其中在该第二区域中形成的蚀刻目标图案的图案密度小于在该第一区域中形成的蚀刻目标图案的图案密度，该方法包括：提供含有该第一区域和该第二区域的衬底；在该衬底上形成蚀刻目标层；在该蚀刻目标层上形成硬掩模层；蚀刻该硬掩模层，以分别在该第一区域和第二区域中形成第一硬掩模图案和第二硬掩模图案；减小在该第二区域中形成的第二硬掩模图案的宽度；和使用该第一硬掩模图案和具有减小宽度的该第二硬掩模图案作为蚀刻阻挡来蚀刻该蚀刻目标层，以在该第一区域和第二区域中形成蚀刻目标图案。 | ||
| 地址 | 韩国京畿道利川市 | ||