发明名称 |
半导体器件 |
摘要 |
一种半导体器件,包括:硅衬底、形成在所述硅衬底的表面上的n型沟道区、与所述n型沟道区的表面相对形成的n型源区和n型漏区、形成在所述n型源区和所述n型漏区之间的所述n型沟道区的所述表面上的第一栅绝缘膜、形成在所述第一栅绝缘膜上的具有金属元素M和第一IV族半导体元素Si<SUB>1-a</SUB>Ge<SUB>a</SUB>(0≤a≤1)的化合物的第一栅极、形成在所述硅衬底的所述表面上的p型沟道区、与所述p型沟道区的表面相对形成的p型源区以及p型漏区、形成在所述p型源区以及所述p型漏区之间的所述p型沟道区的所述表面上的第二栅绝缘膜、形成在所述第二栅绝缘膜上的具有所述金属元素M和第二IV族半导体元素Si<SUB>1-c</SUB>Ge<SUB>c</SUB>(0≤c≤1,a≠c)的化合物的第二栅极。 |
申请公布号 |
CN100397657C |
申请公布日期 |
2008.06.25 |
申请号 |
CN200410098350.2 |
申请日期 |
2004.12.03 |
申请人 |
株式会社东芝 |
发明人 |
土屋义规;入沢寿史;木下敦宽;古贺淳二 |
分类号 |
H01L29/78(2006.01);H01L27/092(2006.01);H01L29/43(2006.01) |
主分类号 |
H01L29/78(2006.01) |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
王以平 |
主权项 |
1.一种半导体器件,包括:硅衬底和形成在所述硅衬底上的n型半导体器件和p型半导体器件;所述n型半导体器件包括:形成在所述硅衬底的表面上的n型沟道区;在所述n型沟道区的两侧相对地形成的n型源区以及n型漏区;形成在所述n型源区以及所述n型漏区之间的所述n型沟道区的所述表面上的第一栅绝缘膜;形成在所述第一栅绝缘膜上的具有金属元素M和第一IV族半导体元素Si1-aGea的化合物的第一栅极,其中,0<a<1,所述金属元素M和所述第一IV族半导体元素Si1-aGea的所述化合物包含从As、P和B中选出的一种,并与所述第一栅绝缘膜相接;所述p型半导体器件包括:形成在所述硅衬底的所述表面上的p型沟道区;在所述p型沟道区的两侧相对地形成的p型源区以及p型漏区;形成在所述p型源区以及所述p型漏区之间的所述p型沟道区的所述表面上的第二栅绝缘膜;形成在所述第二栅绝缘膜上的具有所述金属元素M和第二IV族半导体元素Si1-cGec的化合物的第二栅极,其中,a<c≤1,所述金属元素M和所述第二IV族半导体元素Si1-cGec的所述化合物与所述第二栅绝缘膜相接。 |
地址 |
日本东京都 |