发明名称 |
用高密度等离子氧化层作为多晶硅层间绝缘层的分隔栅的构成 |
摘要 |
本发明公开一种制造带有分隔栅并填充在半导体衬底上开口的沟道的沟道型半导体功率器件的方法,其中分隔栅由顶底栅节段之间设置的多晶硅层间绝缘层分离。该方法进一步包括在HDP氧化淀积工艺后通过应用RTP工艺形成多晶硅层间层以使HDP氧化层的刻蚀速率接近热氧化的刻蚀速率的步骤。 |
申请公布号 |
CN101207154A |
申请公布日期 |
2008.06.25 |
申请号 |
CN200710302246.4 |
申请日期 |
2007.12.20 |
申请人 |
万国半导体股份有限公司 |
发明人 |
戴嵩山;胡永中;弗兰茨娃·赫尔伯特;常虹;潘梦瑜;楼颖颖;王宇 |
分类号 |
H01L29/78(2006.01);H01L29/423(2006.01);H01L21/336(2006.01);H01L21/28(2006.01);H01L21/31(2006.01) |
主分类号 |
H01L29/78(2006.01) |
代理机构 |
上海申汇专利代理有限公司 |
代理人 |
白璧华 |
主权项 |
1.一种沟道型半导体功率器件,其特征在于,该半导体功率器件包括由被包围在设置在衬底底表面上的漏区域上方的体区域中的源区域包围的沟道栅,其中所述沟道栅进一步包括至少两个互相绝缘的沟道填充节段,节段间绝缘层填充沿包围所述底沟道填充节段的所述沟道栅的侧壁的过刻蚀窝,因此防止顶沟道填充节段延伸到所述过刻蚀窝中。 |
地址 |
百慕大哈密尔敦维多利亚街22号佳能院 |