| 主权项 |
1.一种资料回复电路,包含: 一时脉产生器,其可产生一第一组取样时脉与一第 二组取样时脉,用于对一输入资料序列进行取样, 该第一组取样时脉之每一个取样边缘与该第二组 取样时脉之每一个取样边缘彼此交替相间,且彼此 之间隔系为该输入资料序列之周期的一半,该时脉 产生器可受控于一相位修正控制信号,而改变该第 一组取样时脉与该第二组取样时脉之相位; 一资料与时脉取样电路,其接收该输入资料序列及 该第一组取样时脉与该第二组取样时脉,以该第一 组取样时脉对该输入资料序列进行取样,而产生一 第一取样资料序列,并以该第二组取样时脉对该输 入资料序列进行取样,而产生一第二取样资料序列 ;及 一相位误差侦测与修正电路,耦接至该资料与时脉 取样电路,其可判别该第二取样资料序列中之每一 位元以及该第一取样资料序列中对应取样边缘与 该每一位元之取样边缘前、后相邻之二位元的相 似性,并依据判别结果而产生该相位修正控制信号 。 2.如申请专利范围第1项之资料回复电路,其中,该 第一取样资料序列系做为资料回复输出。 3.如申请专利范围第1项之资料回复电路,其中,该 第一组取样时脉与该第二组取样时脉之频率相同, 且系为该输入资料序列之频率的一半。 4.如申请专利范围第3项之资料回复电路,其中,该 第一组取样时脉系包含一第一时脉信号,该第二组 取样时脉系包含一第二时脉信号,该第一时脉信号 与该第二时脉信号之相位相差90度,且该第一时脉 信号与该第二时脉信号之上升边缘与下降边缘均 做为该取样边缘。 5.如申请专利范围第3项之资料回复电路,其中,该 第一组取样时脉系包含一第一时脉信号与一第三 时脉信号,该第二组取样时脉系包含一第二时脉信 号与一第四时脉信号,该第一时脉信号与该第二时 脉信号之相位相差90度,且该第三时脉信号与该第 四时脉信号之相位分别和该第一时脉信号与该第 二时脉信号之相位相差180度。 6.如申请专利范围第5项之资料回复电路,其中,该 第一至第四时脉信号之上升边缘做为该取样边缘 。 7.如申请专利范围第5项之资料回复电路,其中,该 第一至第四时脉信号之下降边缘做为该取样边缘 。 8.如申请专利范围第1项之资料回复电路,其中,该 第一组取样时脉与该第二组取样时脉之频率相同, 且等于该输入资料序列之频率。 9.如申请专利范围第1项之资料回复电路,其又包含 一解多工器,耦接于该资料与时脉取样电路与该相 位误差侦测与修正电路之间,用以将该第一取样资 料序列与该第二取样资料序列之串列信号转换为 并列信号。 10.如申请专利范围第1项之资料回复电路,其中,该 相位误差侦测与修正电路包含: 一提前/迟延判别电路,接收该第一取样资料序列 与该第二取样资料序列,判别该第二取样资料序列 中之每一位元以及该第一取样资料序列中对应取 样边缘与该每一位元之取样边缘前、后相邻之二 位元的相似性,而选择性地产生一提前信号或一迟 延信号; 一提前/迟延累计电路,接收复数个该提前信号与 该迟延信号,并根据其累计之结果,而产生一提前/ 迟延累计信号;及 一低通滤波器,接收该提前/迟延累计信号,而产生 该相位修正控制信号。 11.如申请专利范围第10项之资料回复电路,其中,该 提前/迟延判别电路包含: 一相似性侦测电路,侦测该第一取样资料序列中之 该前、后相邻之二位元是否相同,在其为不相同的 情况下,侦测该第二取样资料序列中之该每一位元 系相同于该二位元之前者或后者,而产生该每一位 元之相似性信号;及 一提前/迟延决定电路,接收一预定数量位元之相 似性信号,比较相同于前者与相同于后者之次数, 而选择性地产生该提前信号或该迟延信号。 12.如申请专利范围第10项之资料回复电路,其中,该 提前/迟延累计电路,系根据所接收之该提前信号 或该迟延信号,而对于一累计値进行加一运算或减 一运算,做为该提前/迟延累计信号,而,该低通滤波 器系根据该提前/迟延累计电路进行一预定次数之 累计运算后所得到之该提前/迟延累计信号的正负 ,而产生该相位修正控制信号。 13.一种相位误差侦测电路,用于在一资料回复电路 中侦测一第一组取样时脉与一第二组取样时脉之 相位状态,该第一组取样时脉系用于对一输入资料 序列之邻近每一资料位元中央部位进行取样,产生 一第一取样资料序列,而该第二组取样时脉系用于 对该输入资料序列之邻近每相邻二资料位元间转 态部位进行取样,产生一第二取样资料序列,该相 位误差侦测电路包含: 一提前/迟延判别电路,其接收该第一取样资料序 列与该第二取样资料序列,包含: 一相似性侦测电路,具有复数个相似性侦测单元, 分别用于侦测该第二取样资料序列中复数个位元 之每一位元系相同于该第一取样资料序列中对应 之二相邻位元的前者或后者,而产生复数个相似性 信号;及 一提前/迟延决定电路,接收该复数个对应于该每 一位元之相似性信号,比较相同于前者与相同于后 者之次数,而选择性地产生一提前信号或一迟延信 号。 14.如申请专利范围第13项之相位误差侦测电路,其 又包含一提前/迟延累计电路,接收复数个该提前 信号与该迟延信号,并根据其累计之结果,而产生 一提前/迟延累计信号。 15.如申请专利范围第14项之相位误差侦测电路,其 中,该提前/迟延累计电路系根据所接收之该提前 信号或该迟延信号,而对于一累计値进行加一运算 或减一运算,做为该提前/迟延累计信号。 16.一种相位误差侦测电路,用于在一资料回复电路 中侦测一第一组取样时脉与一第二组取样时脉之 相位状态,该第一组取样时脉系用于对一输入资料 序列之邻近每一资料位元中央部位进行取样,产生 一第一取样资料序列,而该第二组取样时脉系用于 对该输入资料序列之邻近每相邻二资料位元间转 态部位进行取样,产生一第二取样资料序列,该相 位误差侦测电路包含: 一提前/迟延判别电路,其接收该第一取样资料序 列与该第二取样资料序列,藉由侦测该第二取样资 料序列中复数个位元之每一位元系相同于该第一 取样资料序列中对应之二相邻位元的前者或后者, 而判断该第一取样资料序列与该第二取样资料序 列之相似性,并产生一提前信号或一迟延信号;及 一提前/迟延累计电路,接收复数个该提前信号与 该迟延信号,并根据其累计之结果,而产生一提前/ 迟延累计信号。 17.一种资料回复电路,包含: 一时脉产生器,其可产生一第一组取样时脉与一第 二组取样时脉,用于对一输入资料序列进行取样, 该第一组取样时脉之每一个取样边缘与该第二组 取样时脉之每一个取样边缘彼此交替相间,且彼此 之间隔系为该输入资料序列之周期的一半,该时脉 产生器可受控于一相位修正控制信号,而改变该第 一组取样时脉与该第二组取样时脉之相位; 一资料与时脉取样电路,其接收该输入资料序列及 该第一组取样时脉与该第二组取样时脉,以该第一 组取样时脉对该输入资料序列之邻近每一资料位 元中央部位进行取样,而产生一第一取样资料序列 ,并以该第二组取样时脉对该输入资料序列之邻近 每相邻二资料位元间转态部位进行取样,而产生一 第二取样资料序列;及 一相位误差侦测与修正电路,耦接至该资料与时脉 取样电路,其可判别该第二取样资料序列中之每一 位元以及该第一取样资料序列中对应之前、后相 邻之二位元的相似性,若该每一位元较相似于对应 二位元之前者,则判定该第一组取样时脉与该第二 组取样时脉之相位为提前,若该每一位元较相似于 对应二位元之后者,则判定该第一组取样时脉与该 第二组取样时脉之相位为迟延,并根据提前或迟延 之判定结果产生该相位修正控制信号,以对该第一 组取样时脉与该第二组取样时脉之相位进行向后 调整或向前调整。 18.如申请专利范围第17项之资料回复电路,其中,该 第一取样资料序列系做为资料回复输出。 19.如申请专利范围第17项之资料回复电路,其中,该 第一组取样时脉与该第二组取样时脉之频率相同, 且系为该输入资料序列之频率的一半。 20.如申请专利范围第19项之资料回复电路,其中,该 第一组取样时脉系包含一第一时脉信号,该第二组 取样时脉系包含一第二时脉信号,该第一时脉信号 与该第二时脉信号之相位相差90度,且该第一时脉 信号与该第二时脉信号之上升边缘与下降边缘均 做为该取样边缘。 21.如申请专利范围第19项之资料回复电路,其中,该 第一组取样时脉系包含一第一时脉信号与一第三 时脉信号,该第二组取样时脉系包含一第二时脉信 号与一第四时脉信号,该第一时脉信号与该第二时 脉信号之相位相差90度,且该第三时脉信号与该第 四时脉信号之相位分别与该第一时脉信号与该第 二时脉信号之相位相差180度。 22.如申请专利范围第21项之资料回复电路,其中,该 第一至第四时脉信号之上升边缘做为该取样边缘 。 23.如申请专利范围第21项之资料回复电路,其中,该 第一至第四时脉信号之下降边缘做为该取样边缘 。 24.如申请专利范围第17项之资料回复电路,其中,该 第一组取样时脉与该第二组取样时脉之频率相同, 且等于该输入资料序列之频率。 25.如申请专利范围第17项之资料回复电路,其又包 含一解多工器,耦接于该资料与时脉取样电路与该 相位误差侦测与修正电路之间,用以将该第一取样 资料序列与该第二取样资料序列之串列信号转换 为并列信号。 26.如申请专利范围第17项之资料回复电路,其中,该 相位误差侦测与修正电路包含: 一提前/迟延判别电路,接收该第一取样资料序列 与该第二取样资料序列,可判别该第二取样资料序 列中之每一位元系相似于该第一取样资料序列中 对应之前、后相邻之二位元的前者或后者,而选择 性地产生一提前信号或一迟延信号; 一提前/迟延累计电路,接收复数个该提前信号与 该迟延信号,并根据其累计之结果,而产生一提前/ 迟延累计信号;及 一低通滤波器,接收该提前/迟延累计信号,而产生 该相位修正控制信号,以对该第一组取样时脉与该 第二组取样时脉之相位进行向后调整或向前调整 。 27.如申请专利范围第26项之资料回复电路,其中,该 提前/迟延累计电路,系根据所接收之该提前信号 或该迟延信号,而对于一累计値进行加一运算或减 一运算,做为该提前/迟延累计信号,而,该低通滤波 器系根据该提前/迟延累计电路进行一预定次数之 累计运算后所得到之该提前/迟延累计信号的正负 ,而产生该相位修正控制信号。 28.一种在资料回复电路中用于侦测与修正相位误 差之方法,包含: 以一第一组取样时脉对一输入资料序列之邻近每 一资料位元中央部位进行取样,而产生一第一取样 资料序列,并以一第二组取样时脉对该输入资料序 列之邻近每相邻二资料位元间转态部位进行取样, 而产生一第二取样资料序列; 侦测该第二取样资料序列之每一位元系相同于该 第一取样资料序列中对应之二相邻位元的前者或 后者; 累计复数次侦测结果,以判别该第一组取样时脉与 该第二组取样时脉之相位为提前或迟延;及 根据提前或迟延判别结果,以对该第一组取样时脉 与该第二组取样时脉之相位进行向后调整或向前 调整。 29.一种在资料回复电路中用于侦测与修正相位误 差之方法,包含: 以一第一组取样时脉对一输入资料序列之邻近每 一资料位元中央部位进行取样,而产生一第一取样 资料序列,并以一第二组取样时脉对该输入资料序 列之邻近每相邻二资料位元间转态部位进行取样, 而产生一第二取样资料序列; 将第一取样资料序列中一预定数目之位元结合为 一群组,形成复数个第一取样资料群组,并将第二 取样资料序列中一预定数目之位元结合为一群组, 形成复数个第二取样资料群组; 在每一第一取样资料群组与其对应第二取样资料 群组中,侦测该第二取样资料序列之每一位元系相 同于该第一取样资料序列中对应之二相邻位元的 前者或后者,并分别计算相同于前者与相同于后者 之次数; 在每一第一取样资料群组与其对应第二取样资料 群组中,若相同于前者之次数大于相同于后者之次 数,则产生一提前信号,若相同于后者之次数大于 相同于前者之次数,则产生一迟延信号; 累计复数次该提前信号与该迟延信号,以判别该第 一组取样时脉与该第二组取样时脉之相位为提前 或迟延;及 根据提前或迟延判别结果,以对该第一组取样时脉 与该第二组取样时脉之相位进行向后调整或向前 调整。 30.如申请专利范围第29项之方法,其中,该累计复数 次该提前信号与该迟延信号之步骤,系根据所接收 之该提前信号或该迟延信号,而对于一累计値进行 加一运算或减一运算,以做为一提前/迟延累计信 号。 31.如申请专利范围第30项之方法,其中,该对该第一 组取样时脉与该第二组取样时脉之相位进行向后 调整或向前调整之步骤,系依据该提前/迟延累计 信号的正负而执行。 图式简单说明: 图1系为一DVI显示系统之资料传输架构图。 图2显示高频传输资料受干扰之示意图。 图3(a)与3(b)显示习知技术之串列资料取样方法,其 中图3(a)之取样时脉不具有相位偏移,而图3(b)之取 样时脉具有相位偏移。 图4系为本发明之资料回复电路之较佳具体例的示 意方块图。 图5系为本发明资料回复电路中各信号之时序图。 图6系为本发明相位误差侦测与修正电路之较佳具 体例的电路方块图。 图7系为图6中提前/迟延判别电路之较佳具体例的 电路图。 图8系为图7中相似性侦测电路之较佳具体例的电 路图。 |
