| 主权项 |
1.一种形成具有高Q値电感之射频电路的方法,包括 : 提供一半导体基底之晶圆, 于该基底上形成射频电路所需之半导体元件, 于设有半导体元件之基底上形成低k材料层, 于低k材料层上形成一矽氧化物层以当作最终层间 金属电介质(IMD), 于该矽氧化物层中形成多数沟槽,及 于该等沟槽中沈积金属,并以化学机械抛光法(CMP) 形成电感。 2.如申请专利范围第1项之方法,其中用以形成电感 之金属为铜。 3.如申请专利范围第1或2项之方法,其中当作该最 终层间金属电介质(IMD)之矽氧化物为二氧化矽。 4.如申请专利范围第1或2项之方法,其中该低k材料 层系由诸如SiLK等聚合物材料所组成。 5.如申请专利范围第1或2项之方法,其中该低k材料 层可为单层或多层之叠加。 6.如申请专利范围第1项之方法,进一步包括于平坦 化后之矽氧化物层及电感上形成一钝化层。 图式简单说明: 图1显示用以模拟根据0.13微米后端铜制程之射频 电路模型; 图2显示个别使用二氧化矽及低k材料于图1中所示 之第一层20及第二层40所得之电感値相对于频率的 图形;及 图3显示个别使用二氧化矽及低k材料于图1中所示 之第一层20及第二层40所得之Q値相对于频率的图 形。 |
