| 主权项 |
1.一种积体电路连结结构改良,其包括: 一晶圆,其二表面上系分别具有复数个接点; 至少一切割部,系设置于上述晶圆之适当处,且该 切割部系由复数个整齐排列之贯穿孔所构成,可供 晶圆进行切割; 一导通介质,系设置于上述切割部中;以及 复数个导线,其一端系分别连接晶圆二表面上所需 之接点,另一端系与导通介质连接,使晶圆二表面 上之接点形成导通。 2.依申请专利范围第1项所述之积体电路连结结构 改良,其中,该晶圆系以半导体制程于二表面上分 别设有复数个接点。 3.依申请专利范围第1项所述之积体电路连结结构 改良,其中,该晶圆之二表面上系可分别具有定位 点。 4.依申请专利范围第1项所述之积体电路连结结构 改良,其中,该切割部系为复数个整齐排列之圆形 贯穿孔。 5.依申请专利范围第1项所述之积体电路连结结构 改良,其中,该切割部系为复数个整齐排列之方形 贯穿孔。 6.依申请专利范围第1项所述之积体电路连结结构 改良,其中,该切割部系为复数个整齐排列之几何 形状贯穿孔。 7.依申请专利范围第1项所述之积体电路连结结构 改良,其中,该导通介质系以半导体制程设置于切 割部之各贯穿孔中。 8.依申请专利范围第1项所述之积体电路连结结构 改良,其中,该导通介质系可为银胶。 9.一种积体电路连结结构改良,其包括: 一晶片,其二表面上系分别具有复数个接点; 一导通介质,系设置于上述晶片之一侧; 复数个导线,其一端系分别连接晶片二表面上所需 之接点,另一端系与导通介质连接,使晶片二表面 上之接点形成导通;以及 一保护层,系设置于上述晶片之一侧且包覆该导通 介质。 10.依申请专利范围第9项所述之积体电路连结结构 改良,其中,该晶片之二表面上系可分别具有定位 点。 11.依申请专利范围第9项所述之积体电路连结结构 改良,其中,该晶片系以半导体制程于二表面上分 别设有复数个接点。 12.依申请专利范围第9项所述之积体电路连结结构 改良,其中,该导通介质系以半导体制程设置于晶 片之一侧。 13.依申请专利范围第9项所述之积体电路连结结构 改良,其中,该导通介质系可为银胶。 图式简单说明: 第1图,系本创作之切割状态示意图。 第2图,系本创作切割后之示意图。 第3图,系本创作切割后之剖面状态示意图。 第4图,系本创作之堆叠状态剖面示意图。 第5图,系本创作之另一堆叠状态剖面示意图。 第6图,系本创作另一使用状态之切割示意图。 第7图,系本创作另一使用状态之切割后示意图。 |
