| 发明名称 | 一种可增加浮栅耦合电压的EEPROM制作方法 | ||
| 摘要 | 本发明公开了一种可增加浮栅耦合电压的EEPROM制作方法，该方法除包括顺序步骤：成长高压氧化膜，然后进行沟道刻蚀，成长一层沟道氧化物，成长一层的浮栅多晶体，成长ONO、成长的二层多晶体外；还在进行成长一层后，进行成长ONO前，进行浮栅刻蚀。上述浮栅刻蚀的图案为一个方块或者由多个小方块组成。本发明由于在传统EEPROM制作方法中增加一次floating gate刻蚀，增大了ONO的电容，即增大floating gate的coupling ratio和耦合电压，可以提高EEPROM擦写的效率或者降低擦写电压。 | ||
| 申请公布号 | CN101188196A | 申请公布日期 | 2008.05.28 |
| 申请号 | CN200610118441.7 | 申请日期 | 2006.11.17 |
| 申请人 | 上海华虹NEC电子有限公司 | 发明人 | 孙亚亚;龚顺强 |
| 分类号 | H01L21/28(2006.01);H01L21/336(2006.01);H01L21/8247(2006.01) | 主分类号 | H01L21/28(2006.01) |
| 代理机构 | 上海浦一知识产权代理有限公司 | 代理人 | 丁纪铁;李隽松 |
| 主权项 | 1.一种可增加浮栅耦合电压的EEPROM制作方法，包括如下顺序步骤：成长高压氧化膜，然后进行沟道刻蚀以形成EEPROM的读写窗口，成长一层沟道氧化物，成长一层的浮栅多晶体，成长ONO，成长二层多晶体；其特征在于，在进行所述成长一层浮栅多晶体，进行成长ONO前，进行浮栅刻蚀。 | ||
| 地址 | 201206上海市浦东新区川桥路1188号 | ||