发明名称 四端晶体管衬底电阻网络模型
摘要 本发明提供了一种四端晶体管衬底电阻网络模型,属于集成电路领域。该衬底电阻网络模型包括用于表征源极和衬底之间寄生电阻的R<SUB>jun.s</SUB>,用于表征漏极和衬底之间寄生电阻的R<SUB>jun.d</SUB>,用于表征晶体管的体电阻和阱电阻的两个电阻R<SUB>bulk</SUB>和R<SUB>well</SUB>。R<SUB>jun.s</SUB>、R<SUB>jun.d</SUB>、R<SUB>bulk</SUB>、R<SUB>well</SUB>四电阻相连于一点,组成了一个“T”型四电阻网络结构来表述衬底引入的寄生电阻。电阻网络中的各电阻阻值可随晶体管尺寸变化,该衬底电阻网络适用于各种不同版图样式的MOS晶体管及JFET结型场效应晶体管,并在非常大的尺寸范围内都能保证模型的高度准确性。本发明提出的晶体管衬底电阻网络的尺寸可变模型具有清晰的物理意义,应用于射频MOS晶体管,可在高达50GHz的频率下保证模型的准确性。
申请公布号 CN101183403A 申请公布日期 2008.05.21
申请号 CN200710172270.0 申请日期 2007.12.13
申请人 上海集成电路研发中心有限公司 发明人 任铮;胡少坚
分类号 G06F17/50(2006.01) 主分类号 G06F17/50(2006.01)
代理机构 上海思微知识产权代理事务所 代理人 屈蘅
主权项 1.一种四端晶体管衬底电阻网络模型,应用于MOS晶体管以及JFET结型场效应晶体管的等效电路宏模型中,该等效电路具有一外部衬底节点,还包括一具有栅极、源极、漏极和衬底电极的内部晶体管,其特征在于:所述衬底电阻网络模型由四个电阻组成,包括用于表征源极和衬底之间寄生电阻的Rjun.s,用于表征漏极和衬底之间的寄生电阻的Rjun.d,以及用于表征晶体管的体电阻和阱电阻的两个电阻Rbulk和Rwell;所述的四个电阻相连于一点,Rjun.s的另一端通过等效二极管与内部晶体管的源极相连,Rjun.d的另一端通过等效二极管与内部晶体管的漏极相连,Rbulk的另一端与内部晶体管的衬底电极相连,Rwell的另一端与等效电路的外部衬底节点相连。
地址 201203上海市张江高科技园区碧波路177号华虹科技园4楼B区