| 发明名称 | 高耐压半导体器件及高耐压半导体器件的制造方法 | ||
| 摘要 | 本发明提供一种高耐压半导体器件及高耐压半导体器件的制造方法，其可抑制由VIA孔形成工序中的等离子体损伤引起的Vt变动量，其特征在于：晶体管的栅电极(17)和二极管通过形成于各自之上的接触(21)，并利用直接与上述接触(21)连接的布线(22B)进行电连接，其中，上述晶体管形成于半导体衬底上，具有膜厚为350以上的栅绝缘膜(16)，上述二极管由形成于半导体衬底表层区域的第1导电型的阱区(15)和形成于上述半导体衬底的表层区域、且是形成于上述阱区(15)上的第2导电型的扩散层(20)构成。 | ||
| 申请公布号 | CN101179075A | 申请公布日期 | 2008.05.14 |
| 申请号 | CN200710163362.2 | 申请日期 | 2007.10.19 |
| 申请人 | 冲电气工业株式会社 | 发明人 | 小池理 |
| 分类号 | H01L27/06(2006.01);H01L23/522(2006.01);H01L29/423(2006.01);H01L29/78(2006.01);H01L21/822(2006.01);H01L21/768(2006.01);H01L21/336(2006.01);H01L21/28(2006.01) | 主分类号 | H01L27/06(2006.01) |
| 代理机构 | 北京集佳知识产权代理有限公司 | 代理人 | 雒运朴;李伟 |
| 主权项 | 1.一种高耐压半导体器件，其特征在于：晶体管的栅电极和二极管通过形成在各自之上的接触，并利用直接与上述接触连接的布线进行电连接，其中，上述晶体管形成于半导体衬底上，具有膜厚在350以上的栅绝缘膜，上述二极管由形成于半导体衬底的表层区域的第1导电型的阱区和形成于上述半导体衬底的表层区域、且是形成于上述阱区上的第2导电型的扩散层构成。 | ||
| 地址 | 日本东京都 | ||