| 主权项 |
1.一种非挥发性半导体记忆装置,包含: 复数条位元线; 复数条字线;以及 复数个双胞储存元件,每一该等双胞储存元件至少 包含一源极装置、一汲极装置、及一选择装置, 其中在沿着该等字线中的一条特定字线的三个邻 接双胞储存元件的总共有六个的该等源极装置及 该等汲极装置中,可同时程式化或读取两个装置。 2.如申请专利范围第1项之非挥发性半导体记忆装 置,其中每一该等选择装置系耦合到其中一条该等 字线,且其中每一该等源极装置及该等汲极装置系 耦合于其中该等位元线之一与该等选择装置之一 之间。 3.如申请专利范围第1项之非挥发性半导体记忆装 置,其中该源极装置及该等汲极装置之每一个包含 一浮接闸极。 4.如申请专利范围第3项之非挥发性半导体记忆装 置,其中该等选择装置并不包含一浮接闸极。 5.如申请专利范围第1项之非挥发性半导体记忆装 置,其中该等储存元件是快闪记忆体型储存元件。 6.如申请专利范围第1项之非挥发性半导体记忆装 置,其中该等储存元件是电气可抹除可程式唯读记 忆体(EEPROM)型储存元件。 7.如申请专利范围第1项之非挥发性半导体记忆装 置,其中系在一记忆卡内提供该非挥发性半导体记 忆装置。 8.如申请专利范围第7项之非挥发性半导体记忆体 装置,其中该记忆卡系为一可携式记忆卡,其中该 等位元线、该等字线以及该等双胞储存元件在该 可携式记忆卡中形成一资料储存阵列,及其中该可 携式记忆卡进一步包括一控制器,其操作地连接至 该等储存元件,该控制器操作以控制对该资料储存 阵列之读取及写入。 9.如申请专利范围第8项之非挥发性半导体记忆体 装置,其中每一该等选择装置系耦合至该等字线之 一,其中每一该等源极装置及该等汲极装置系耦合 于该等位元线之一与该等选择装置之一之间,且其 中该等三个邻接的双胞储存元件合而包含三个该 等源极装置及三个该等汲极装置。 10.如申请专利范围第8或9项之非挥发性半导体记 忆体装置,其中该资料储存阵列系提供于一单一半 导体晶片上。 11.如申请专利范围第8或9项之非挥发性半导体记 忆体装置,其中该可携式记忆卡系为一在一晶片上 之记忆系统。 12.如申请专利范围第7项之非挥发性半导体记忆体 装置,其中该记忆卡系为一个人电脑(PC)卡、一快 闪卡、一快闪碟片、一多媒体卡以及一ATA卡之一 。 13.一种自一非挥发性记忆体读取资料的方法,该方 法包含下列步骤: 识别沿着一条特定字线的三个邻接记忆元件,每一 该等三个邻接的记忆元件系耦合于一对邻接的位 元线之间,每一该等三个邻接的记忆元件至少包含 一对记忆单元; 在围绕该等三个邻接记忆元件中具有一要被读取 的记忆单元的两个记忆元件中之每一记忆元件的 每一对邻接的位元线中,将其中一条位元线耦合到 一低电位; 在该等三个邻接记忆元件中具有一要被读取的记 忆单元的两个记忆元件中之每一记忆元件中,将一 读取电压耦合到要被读取的该记忆单元; 将一过驱动电压耦合到该等三个记忆单元中之其 他的记忆单元;以及 然后在该等三个邻接记忆元件中具有一要被读取 的记忆单元之该等两个记忆元件中,经由围绕该等 三个邻接记忆元件中具有一要被读取的记忆单元 的两个记忆元件中之每一记忆元件的每一对邻接 的位元线中之另一位元线,而同时自该等两个记忆 单元中之一记忆单元读取资料。 14.如申请专利范围第13项之方法,其中该读取步骤 包含下列步骤: 将围绕该等三个邻接记忆元件中具有一要被读取 的记忆单元的两个记忆元件中之每一记忆元件的 每一对邻接的位元线中之另一位元线分别耦合到 各感测放大器;以及 利用该等感测放大器,自该等三个邻接记忆元件中 具有一要被读取的记忆单元的之该等两个记忆元 件的两个记忆单元中之一记忆单元同时读取资料 。 15.如申请专利范围第13或14项之方法,其中每一该 等三个邻接的记忆元件进一步包含至少一个选择 元件。 16.如申请专利范围第15项之方法,其中该方法进一 步包含下列步骤: 操作该等三个邻接的记忆元件中并未具有一要被 读取的记忆单元的一记忆元件中之该选择元件,以 便使该等三个邻接记忆元件中具有一要被读取的 记忆单元的之该等两个记忆元件相互隔离。 17.如申请专利范围第16项之方法,其中该操作步骤 包含下列步骤:在该等位元线中并未被耦合到该低 电位的那些位元线上提供一正电压。 18.如申请专利范围第16项之方法,其中该操作步骤 包含下列步骤:在围绕该等三个邻接记忆元件中具 有一要被读取的记忆单元的两个记忆元件中之每 一记忆元件的每一对邻接的位元线中,将另一条位 元线耦合到可使该选择元件变成非传导状态之一 电位。 19.如申请专利范围第16项之方法,其中系部分地根 据该特定的字线而控制该选择元件的该操作。 20.如申请专利范围第16项之方法,其中该低电位是 接地电位。 21.一种将资料程式化到一非挥发性记忆体的方法, 该方法包含下列步骤: 识别沿着一条特定字线的三个邻接记忆元件,每一 该等三个邻接的记忆元件系耦合于一对邻接的位 元线之间,每一该等三个邻接的记忆元件至少包含 一对记忆单元; 在围绕该等三个邻接记忆元件中具有一要被程式 化的记忆单元的两个记忆元件中之每一记忆元件 的每一对邻接的位元线中,将其中一条位元线耦合 到一程式化位准电位; 在围绕该等三个邻接记忆元件中具有一要被程式 化的记忆单元的两个记忆元件中之每一记忆元件 的每一对邻接的位元线中,将另一位元线耦合到一 低电位; 在该等三个邻接记忆元件中具有一要被程式化的 记忆单元的两个记忆元件中之每一记忆元件中,将 一程式化闸极电压耦合到要被程式化的该记忆单 元; 将一过驱动电压耦合到该等三个邻接记忆单元中 之其他的记忆单元;以及 然后在该等三个邻接记忆元件中具有一要被程式 化的记忆单元之该等两个记忆元件中,将资料同时 程式化到该等两个记忆单元中之一记忆单元。 22.如申请专利范围第21项之方法,其中每一该等三 个邻接的记忆元件进一步包含至少一个选择元件 。 23.如申请专利范围第22项之方法,其中该方法进一 步包含下列步骤: 操作并未具有一要被程式化的记忆单元的一第四 邻接记忆元件中之该选择元件,以便使该第四邻接 记忆元件不会被程式化。 24.如申请专利范围第23项之方法,其中系部分地根 据该特定的字线而控制该选择元件的该操作。 25.如申请专利范围第21至24项中任一项之方法,其 中该低电位是接地电位。 26.一种非挥发性半导体记忆体装置,包含: 复数个位元线; 复数个字线;及 复数个双胞储存元件,该等双胞储存元件之每一个 包含两个胞以及一个选择装置, 其中在沿着该等字线之特定一者之三个邻接的双 胞储存元件中总共六个胞之二个胞可同时被程式 化或读取。 27.如申请专利范围第26项之非挥发性半导体记忆 体装置,其中该等选择装置之每一个系耦合至该等 字线之一者,且其中在该等双胞储存元件中之该等 两个胞之每一个系耦合于该等位元线之一及该等 选择装置之一之间。 28.如申请专利范围第26项之非挥发性半导体记忆 体装置,其中该等两个胞之每一个包含一浮动闸极 。 29.如申请专利范围第26项之非挥发性半导体记忆 体装置,其中该非挥发性半导体记忆体装置系提供 于一记忆卡中。 30.一种可携式记忆卡,包含: 一资料储存阵列,该资料储存阵列包含至少复数个 位元线、复数个字线及复数个双胞储存元件,该等 双胞储存元件之每一个包含至少两个记忆胞以及 一个选择装置;及 一控制器,其可操作以连接至该等双胞储存元件, 该控制器操作以控制对该资料储存阵列之读取及 写入, 其中在沿着该等字线之特定一者之三个邻接的双 胞储存元件中该等记忆胞之二个胞可同时被程式 化或读取。 31.如申请专利范围第30项之可携式记忆卡,其中该 等选择装置之每一个系耦合至该等字线之一,其中 该等记忆胞之每一个系耦合于该等位元线之一及 该等选择装置之一之间,且其中该等三个邻接的双 胞储存元件合而包含六个邻接的记忆胞。 32.如申请专利范围第30项之可携式记忆卡,其中该 资料储存阵列系提供于一单一半导体晶片上。 33.如申请专利范围第30项之可携式记忆卡,其中该 等记忆胞之每一个包含一浮动闸极。 34.一种非挥发性半导体记忆体装置,包含: 复数个位元线; 复数个字线;及 复数个双记忆胞储存元件,该等双记忆胞储存元件 之每一个包含至少一源极、一汲极以及一与该等 字线之一连接之选择装置, 其中在沿着该等字线之一定址者之三个邻接的双 记忆胞储存元件之一单位中之复数个记忆胞可同 时被程式化或读取。 35.如申请专利范围第34项之记忆体装置,其中可同 时被程式化或读取之沿着该等字线之一定址者之 三个邻接的双胞储存元件之一单位中之该等复数 个记忆胞系为两个记忆胞。 36.如申请专利范围第34项之记忆体装置,其中该等 记忆胞包含浮动闸极。 37.如申请专利范围第34项之记忆体装置,其中该等 记忆胞系操作于超过两个状态以便个别地储存超 过一位元资料。 38.如申请专利范围第34项之记忆体装置,其中该等 记忆胞系包围于一具有电连接至其中之该记忆装 置之外部接点之卡。 39.一种可再程式化非挥发性半导体记忆装置,包含 : 一以列及行配置之电荷储存元件阵列; 沿着该等列之该等电荷储存元件之间之间隔空间 置放之复数个源极及汲极区域; 以一行方向延伸越过该等电荷储存元件之复数个 选择线; 以一列方向延伸越过该等选择线及沿着该等列在 未被该等源极和汲极占据之该等电荷储存元件之 间之间隔空间置放之选择闸极;及 控制电路,其连接以对沿着该等字线之一定址者之 六个电荷储存元件之个别单位中复数个电荷储存 元件同步地程式化或读取。 40.如申请专利范围第39项之记忆装置,其中连接至 同步地程式化或读取复数个电荷储存元件之该等 控制电路对沿着该等字线之一定址者之六个电荷 储存元件之个别单位同步地程式化或读取两个电 荷储存元件。 41.如申请专利范围第39项之记忆装置,其中该等电 荷储存元件系为浮动闸极。 42.如申请专利范围第39项之记忆装置,其系为一封 入卡的形式。 43.一种可再程式化非挥发性记忆装置之操作方法, 该可再程式非挥发性记忆装置包含一配置成列及 行之电荷储存元件阵列,沿着该等列在该等电荷储 存元件之间之间隔空间置放之复数个源极和汲极 区域,以一行方向延伸越过该等电荷储存元件之复 数个选择线,复数个字线,其以一列方向延伸越过 该等选择线及沿着该等列在未被该等源极和汲极 占据之该等电荷储存元件之间之间隔空间置放之 选择闸极,该方法包含: 沿着该等字线之一定址者定址电荷储存元件;及 同步地读取或程式化沿着该定址的字线之六个邻 接的电荷储存元件之个别单位中之复数个该等电 荷储存元件。 44.如申请专利范围第43项之方法,其中该读取或程 式化包含沿着该等字线之一定址者之六个电荷储 存元件之个别单位中读取或程式化两个电荷储存 元件。 45.如申请专利范围第43项之方法,其中以该操作方 法操作之该阵列之该等电荷储存元件系为传导浮 动闸极。 46.一种非挥发性半导体记忆装置之操作方法,该非 挥发性半导体记忆装置包含复数个位元线、复数 个字线以及复数个双胞储存元件,该等双胞储存元 件之每一个包含两个胞以及一个选择装置,该方法 包含: 同步地读取或程式化沿着该等字线之特定一者之 三个邻接双胞储存元件中总共六个胞之两个胞。 图式简单说明: 图1是根据本发明一实施例的一记忆体系统之一功 能方块图。 图2是根据本发明一实施例的一记忆体区块之一示 意图。 图3是根据本发明一实施例的一记忆体区块之一详 细示意图。 图4A是代表被置于一读取模式的图2所示记忆体区 块的一记忆体区块之一示意图。 图4B是于一记忆体区块中在一读取模式作业期间 同时自两个记忆单元读取资料之一示意图。 图5A是代表被置于一程式化模式的图2所示记忆体 区块的一记忆体区块之一示意图。 图5B示出被施加偏压而提供一程式化作业模式之 一记忆体区块。 图5C示出在将偏压施加到图5B所示的记忆体区块而 提供的一程式化模式作业期间之一记忆体区块。 图6是用来实施一代表性双胞储存单元的一半导体 结构之一横断面图。 |
