| 摘要 |
<p>La présente invention un système et un procédé dans lesquels, pendant l'exécution d'une séquence de traitement d'interruption dans l'un des processeurs (CPU 0, CPU 1, CPU 2, CPU 3) d'un système multiprocesseur (10), un processeur écrit un code de raison dans un registre d'état (20) pour identifier la cause de l'interruption. Le code BIOS du système écrit dans un registre de déclenchement d'interruption (18) pour amener chacun des processeurs (CPU 0, CPU 1, CPU 2, CPU 3) à entrer une séquence de traitement d'interruption. Chacun des processeurs du système traitant l'interruption sur la base du contenu du registre d'état (20), aboutissant en résultat à ce que chacun des processeurs (CPU 0, CPU 1, CPU 2, CPU 3) traite de manière synchrone une interruption pour un événement qui aurait sinon abouti à une interruption locale.</p> |
