| 主权项 |
1.一种记忆体选取装置,系应用于一具有第一、第 二静态随机存取记忆体(Static Random Access Memory, SRAM )之电子装置中,其中,该第一、第二静态随机存取 记忆体系分别具有第一输入接脚及第二输入接脚, 该记忆体选取装置系包括: 基板管理控制器(Baseboard Management Controller,BMC),系 具有第一输出接脚及第二输出接脚,其中,该基板 管理控制器之第一输出接脚系与该第一、第二静 态随机存取记忆体之第一输入接脚电性连接,该基 板管理控制器之第二输出接脚系与该第二记忆体 之第二输入接脚电性连接,该基板管理控制器系用 以产生致能讯号并经由该第一输出接脚输出,以及 产生一具有第一状态値之选择讯号并经由该第二 输出接脚输出;以及 转换单元,系与该基板管理控制器之第二输出接脚 及第一静态随机存取记忆体之第二输入接脚电性 连接,用以对该基板管理控制器输出的选择讯号进 行转换处理,以将该选择讯号由第一状态値转换为 第二状态値,并将该第二状态値之选择讯号输出至 该第一记忆体之第二输入接脚;俾当该第一、第二 静态随机存取记忆体之第一输入接脚接收到该基 板管理控制器输出的致能讯号而处于致能状态时, 藉由该基板管理控制器输出的具有第一状态値之 选择讯号及经该转换单元转换而输出的具有第二 状态値之选择讯号选取该第一、第二静态随机存 取记忆体中之一者,以供该电子装置使用。 2.如申请专利范围第1项之记忆体选取装置,其中, 该基板管理控制器之第二输出接脚系与该第二静 态随机存取记忆体之第二输入接脚之间系电性连 接有一电阻元件。 3.如申请专利范围第1项之记忆体选取装置,其中, 该转换单元系包括反闸(NOT Gate)、提供电源予该反 闸之供电电源、以及设于该反闸与接地端之间的 电容。 4.如申请专利范围第1项之记忆体选取装置,其中, 于该致能讯号系为低位准,第一状态値之选择讯号 系为低位准,以及第二状态値之选择讯号系为高位 准,则选取该第一静态随机存取记忆体;以及该致 能讯号系为低位准,第一状态値之选择讯号系为高 位准,以及第二状态値之选择讯号系为低位准,则 选取该第二静态随机存取记忆体。 图式简单说明: 第1图系为习知一用以对两记忆体进行选取之设计 电路示意图; 第2A图系为本创作之记忆体选取装置之基本架构 示意图;以及 第2B图系用以说明实现本创作之记忆体选取装置 之电路范例。 |
