发明名称 现场可编程门阵列可配置逻辑块验证方法及系统
摘要 现场可编程门阵列可配置逻辑块验证方法及系统,涉及集成电路技术,本发明包括以下步骤:1)预定义CLB测试向量——预设结果映射表,并存储于软件部分;2)软件部分根据CLB测试向量——预设结果映射表自动逐项生成配置文件,并传送配置文件到硬件方对其配置,硬件方根据配置文件关闭非本次测试的CLB,仅保留测试目标CLB;3)软件部分依据CLB测试向量——预设结果映射表,对硬件方FPGA施加CLB测试向量,硬件方FPGA对测试向量作出响应,然后将结果返回到软件方,软件方分析比对结果,生成测试报告。本发明的有益效果是,能够准确定位和验证多个CLB同时出错的情况。同时,能够自动的完成对所有CLB的测试,极大的提高了测试效率。实现了高效、在线可编程的效果。
申请公布号 CN101169466A 申请公布日期 2008.04.30
申请号 CN200710050261.4 申请日期 2007.10.12
申请人 电子科技大学;成都华微电子系统有限公司 发明人 李平;李文昌;李威;廖永波
分类号 G01R31/317(2006.01);G01R31/3177(2006.01);H03K19/173(2006.01) 主分类号 G01R31/317(2006.01)
代理机构 成都惠迪专利事务所 代理人 王建国
主权项 1.现场可编程门阵列可配置逻辑块验证方法,其特征在于,包括以下步骤:1)预定义CLB测试向量——预设结果映射表,并存储于软件部分;2)软件部分根据CLB测试向量——预设结果映射表自动逐项生成配置文件,并传送配置文件到硬件方对其配置,硬件方根据配置文件关闭非本次测试的CLB,仅保留测试目标CLB;3)软件部分依据CLB测试向量——预设结果映射表,对硬件方FPGA施加CLB测试向量,硬件方FPGA对测试向量作出响应,然后将结果返回到软件方,软件方分析比对结果,生成测试报告。
地址 610054四川省成都市建设北路二段四号