适应性等化器之标度因数校准技术

摘要

一种适应性等化器有限脉冲响应(FIR)滤波器用于具有适度复杂性之高速通讯频道，此处该滤波器在一训练序列之际用实施下列更新的电路予以回覆式地更新：h(t+1)=h(t)+μ[sgn{d(t)}-sgn{z(t)-Kd(t)}]sgn{x(t)}，其中h(t)为代表FIR滤波器之滤波器分接头的滤波器向量、x(t)为代表被接收之资料x(t)的目前与过去样本之资料向量、d(t)为用于训练之所欲的资料、z(t)为FIR滤波器之输出、μ决定该适应性之记忆体或视窗大小、及K为考虑该通讯频道、接收器与等化器之实务限制的标度因数。进而言之，一程序与电路构造被提供用于校准该标度因数K。

主权项

1.一种用于将通讯通道适应性等化之电路,包含: 一离散时间FIR(有限脉冲响应)滤波器,包含n个乘法 器单元以实施一滤波器响应 ,i=0,1,......,n-1,其中t 为一时间指标; 一资料产生器,用以产生一离散时间序列之所欲电 压d(t),t=1,2,......,T; 一乘法器,用以提供一系列之电压Kd(t),t=1,2,......,T, 其中K为一纯量; 一滤波器增量产生器,用以就t=1,2,......,T提供n个代 表n个滤波器增量 之电压,i=0,1,......,n-1; 至少一加法器,用以实施加总 ,i=0,1,......,n-1,以更新该滤波器响应; 一溢位计数器,用以提供一溢位计数代表在时间期 间t=1,2,......,T之际于该至少一加法器中数値溢位 之次数; 其中该纯量K在若该时间期间t=1,2,......,T完毕后该 溢位计数和一临界値满足一第一关系时,以一第一 增量被增加。 2.如申请专利范围第1项所述之电路,其中该纯量K 在若该时间期间t=1,2,......,T后该溢位计数和该临 界値满足一第二关系时,以一第二增量被减少。 3.如申请专利范围第2项所述之电路,其中该第一增 量等于该第二增量。 4.如申请专利范围第3项所述之电路,其中: 若且唯若该溢位计数大于该临界値时,该溢位计数 与该临界値满足该第一关系; 若且唯若该溢位计数小于或等于该临界値时,该溢 位计数与该临界値满足该第二关系;以及 该第一增量为正値。 5.如申请专利范围第1项所述之电路,其中: 若且唯若该溢位计数大于该临界値时,该溢位计数 与该临界値满足该第一关系;以及 该第一增量为正値。 6.如申请专利范围第5项所述之电路,其中该乘法器 包含: 一电压对电流变换器,用以提供代表该电压d(t)之 一电流IVC作为输出;以及 一电流操纵数位对类比变换器,用以将一部分之IVC 分流,以在时间t提供代表Kd(t)之电流作为输出。 7.如申请专利范围第2项所述之电路,其中: 若且唯若该溢位计数大于该临界値时,该溢位计数 与该临界値满足该第一关系; 若且唯若该溢位计数小于或等于该临界値时,该溢 位计数与该临界値满足该第二关系;以及 该等第一增量与第二增量为正値。 8.如申请专利范围第1项所述之电路,其中该电压d(t )为差别电压。 9.一种具有适应性等化功能之电脑系统,包含: 一线路板,其包含有一第一传输线与一第二传输线 ;以及 一接收器,耦合于该等第一传输线与第二传输线, 该接收器包含: 一离散时间FIR(有限脉冲响应)滤波器,包含n个乘法 器单元用以实施一滤波器响应 ,i=0,1,......,n-1,其中 t为一时间指标; 一资料产生器,用以产生一离散时间序列之所欲电 压d(t),t=1,2,......,T; 一乘法器,用以提供一系列之电压Kd(t),t=1,2,......,T, 其中K为一纯量; 一滤波器增量产生器,用以就t=1,2,......,T提供代表n 个滤波器增量 之电压,i=0,1,......,n-1; 至少一加法器,用以实施加总 ,i=0,1,......,n-1,以更新该滤波器响应; 一溢位计数器,用以提供一溢位计数代表在时间期 间t=1,2,......,T之际于该至少一加法器中数値溢位 之次数; 其中该纯量K在若该时间期间t=1,2,......,T完毕后该 溢位计数和一临界値满足一第一关系时,以一第一 增量被增加。 10.如申请专利范围第9项所述之电脑系统,其中该 纯量K在若该时间期间t=1,2,......,T完毕后该溢位计 数和该临界値满足一第二关系时,以一第二增量被 减少。 11.如申请专利范围第9项所述之电脑系统,其中该 电压d(t)为一差别电压。 12.一种用于校准适应性等化器中之标度因数的方 法,该标度因数被用以乘上在一训练序列之际更新 该等化器之一系列所欲电压,该方法包含: 针对该训练序列更新该适应性等化器; 计算在针对该训练序列更新该适应性等化器时所 发生的数値溢位之次数; 若该数値溢位之次数与一第一临界値满足一第一 关系时,用一第一增量增加该标度因数。 13.如申请专利范围第12项所述之方法,其中若该数 値溢位之次数与该临界値满足一第二关系时,用一 第二增量减少该标度因数。 14.如申请专利范围第13项所述之方法,其中该第一 增量等于该第二增量。 15.如申请专利范围第14项所述之方法,其中: 若且唯若该溢位计数大于该临界値时,该溢位计数 与该临界値满足该第一关系; 若且唯若该溢位计数小于或等于该临界値时,该溢 位计数与该临界値满足该第二关系;以及 该第一增量为正値。 16.如申请专利范围第12项所述之方法,其中: 若且唯若该溢位计数大于该临界値时,该溢位计数 与该临界値满足该第一关系;以及 该第一增量为正値。 17.如申请专利范围第13项所述之方法,其中: 若且唯若该溢位计数大于该临界値时,该溢位计数 与该临界値满足该第一关系; 若且唯若该溢位计数小于或等于该临界値时,该溢 位计数与该临界値满足该第二关系;以及 该等第一增量与第二增量为正値。 18.如申请专利范围第12项所述之方法,其中该系列 所欲电压为差别电压。 图式简单说明: 第1图为一伺服器系统之高阶抽象呈现,显示电路 板间经由背板间之发信。 第2A图为二传输线上之差动发信。 第2B图显示代表第2a图之传输线上的差动发信之典 型电压图。 第3图显示一有限脉冲响应(FIR)滤波器或延迟线。 第4图显示于高阶功能位准之电路用于施作此专利 所教习之适应性等化技术。 第5图显示于高阶功能位准之电路用于施作第4图 之电路的类比领域中之乘法。 第6图为就2位元乘法器权数之特殊情形更详细地 显示第5图之电路。 第7图为可用于第4图之电路的差动闩锁器的电路 。 第8图为一流程图显示用于校准第4图之电路所使 用的标度因数。 第9图显示于高阶功能位准之电路用于施作第4图 之适应性等化器的第8图之校准方法。 第10图显示于高阶功能位准之电路用于施作广泛 类别之适应性等化器的第8图之校准方法。