| 主权项 |
1.一种薄膜电晶体,包括: 一闸极,配置于一基板上,且该闸极具有一控制部 、一连接部以及一电容补偿部,其中该连接部是连 接于该控制部与该电容补偿部之间; 一半导体层,配置于该闸极上方; 一源极,配置于部分之该半导体层上;以及 一汲极,配置于部分之该半导体层上,而在该源极 与该汲极之间的该半导体层内形成一通道,且该汲 极之一端与该闸极之该控制部间具有一第一重叠 区域而诱发一第一寄生电容,该汲极之另一端与该 闸极之该电容补偿部间具有一第二重叠区域而诱 发一第二寄生电容,其中该第一寄生电容与该第二 寄生电容的和恒为定値。 2.如申请专利范围第1项所述之薄膜电晶体,其中该 第一重叠区域与该第二重叠区域的面积和恒为定 値。 3.如申请专利范围第1项所述之薄膜电晶体,其中该 闸极之该控制部与该电容补偿部分别为条状。 4.如申请专利范围第3项所述之薄膜电晶体,其中该 闸极之该控制部与该电容补偿部相互平行。 5.如申请专利范围第1项所述之薄膜电晶体,其中该 源极更具有一延伸部,且该延伸部与部分之该电容 补偿部重叠。 6.如申请专利范围第1项所述之薄膜电晶体,其中该 通道系由该闸极之该控制部上方朝该闸极之该连 接部上方弯折延伸。 7.如申请专利范围第1项所述之薄膜电晶体,其中该 半导体层是位于该闸极之该控制部与该电容补偿 部的上方。 8.一种薄膜电晶体阵列,包括: 一基板,具有多个画素区域; 多个薄膜电晶体,分别配置于其所对应之该些画素 区域其中之一内,且各该薄膜电晶体包括: 一闸极,配置于该基板上,且该闸极具有一控制部 、一连接部以及一电容补偿部,其中该连接部是连 接于该控制部与该电容补偿部之间; 一半导体层,配置于该闸极上方; 一源极,配置于部分之该半导体层上; 一汲极,配置于部分之该半导体层上,而在该源极 与该汲极之间的半导体层内形成一通道,且该汲极 之一端与该闸极之该控制部间具有一第一重叠区 域而诱发一第一寄生电容,该汲极之另一端与该闸 极之该电容补偿部间具有一第二重叠区域而诱发 一第二寄生电容, 其中在各该画素区域内,该第一寄生电容与该第二 寄生电容的和为定値;以及 多个画素电极,分别配置于其所对应之该画素区域 内,且该些画素电极分别电性连接至对应之该薄膜 电晶体。 9.如申请专利范围第8项所述之薄膜电晶体阵列,其 中在各该画素区域内,该第一重叠区域与该第二重 叠区域的面积和为定値。 10.如申请专利范围第8项所述之薄膜电晶体阵列, 其中各该闸极之该控制部与该电容补偿部分别为 条状。 11.如申请专利范围第10项所述之薄膜电晶体阵列, 其中各该闸极之该控制部与该电容补偿部相互平 行。 12.如申请专利范围第8项所述之薄膜电晶体阵列, 其中在各该画素区域内,该源极更具有一延伸部, 且该延伸部与部分之该电容补偿部重叠。 13.如申请专利范围第8项所述之薄膜电晶体阵列, 其中在各该画素区域内,该通道系由该闸极之该控 制部上方朝该闸极之该连接部上方弯折延伸。 14.如申请专利范围第8项所述之薄膜电晶体阵列, 其中该半导体层是位于该闸极之该控制部与该电 容补偿部的上方。 15.一种薄膜电晶体阵列的修补方法,适于对申请专 利范围第12项所述之薄膜电晶体阵列进行修补,当 该些闸极其中之一的该电容补偿部与该源极之该 延伸部或该汲极之间发生静电破坏时,该修补方法 包括: 切断该闸极之该连接部,以使该闸极之该电容补偿 部与该闸极之该控制部电性绝缘;以及 熔接该电容补偿部与该汲极或该源极之该延伸部 。 16.如申请专利范围第15项所述之薄膜电晶体阵列 的修补方法,其中切断该闸极之该连接部的方法包 括雷射切割。 17.如申请专利范围第15项所述之薄膜电晶体阵列 的修补方法,其中熔接该电容补偿部与该汲极或该 源极之该延伸部的方法包括雷射熔接。 图式简单说明: 图1为习知之薄膜电晶体阵列的俯视示意图。 图2为习知一种薄膜电晶体液晶显示器之单一画素 的等效电路示意图。 图3为本发明之第一实施例中薄膜电晶体阵列的局 部上视图。 图4为图3之薄膜电晶体阵列沿I-I'线的剖面示意图 。 图5为图3之薄膜电晶体阵列发生静电破坏时的修 补示意图。 图6为本发明之第二实施例中薄膜电晶体阵列的局 部上视示意图。 |
