集成电路芯片设计

摘要

本发明提供用于改进集成电路设计的方法，其通过使用版面设计工具、合成、以及定时序分析以避免由于在过早的最优化上花费太多时间而被卡住(图2-13)。由于设计围绕于投片，一些问题必须同时收敛，以及一个有用的概念是向所需目标渐增地放松增加的余量。

主权项

1.一种VLSI芯片设计的布线方法，包括步骤：将网表分解为层次化块，每个块至少具有一个输入端和一个输出端；在作任何定时分析之前将缓冲器插入到每个块输入端以隔离该块输入；以及在作任何定时分析之前将缓冲器插入到每个块输出端以隔离该块输出。