Verfahren zum Verpacken auf Waferebene unter Verwendung von Waferdurchgangslöchern mit geringem Aspektverhältnis

摘要

Eine auf Waferebene verpackte IC wird hergestellt, indem ein Deckelwafer an der Vorderseite eines IC-Basiswafers angebracht wird, bevor der IC-Basiswafer geschnitten wird, d.h. bevor die Vielzahl von Chips bzw. Dies auf dem IC-Basiswafer vereinzelt wird. Der Deckelwafer wird mechanisch an dem IC-Basiswafer angebracht und elektrisch mit ihm verbunden, und die Chips bzw. Dies werden vereinzelt. Elektrisch leitende Wege bzw. Pfade erstrecken sich durch den Deckelwafer zwischen Waferkontaktflecken auf der Vorderfläche des Deckels und elektrischen Kontaktpunkten auf dem IC-Basiswafer. Wahlweise enthält der Deckelwafer einen oder mehrere Chips bzw. Dies. Der IC-Basiswafer kann gemäß einer anderen Technologie als der Deckelwafer hergestellt werden, wodurch eine hybride Verpackung auf Waferebene gebildet wird. Wahlweise können zusätzliche Deckelwafer "auf höherer Ebene" (mit oder ohne Chips bzw. Dies) gestapelt werden, um eine "mehrstöckige" IC zu bilden. Wahlweise wird eine hermetisch abgedichtete Bauhöhe bereitgestellt.