| 主权项 |
1.一种频率调变解调器,包含有: 一调变讯号输入端,接收一第一调变讯号; 一相移器,接收该第一调变讯号,并改变该第一调 变讯号之相位,以输出一第二调变讯号; 一乘法器,分别与该调变讯号输入端和该相移器之 输出端连接,以将该第一调变讯号与该第二调变讯 号相乘,并输出一解调讯号; 一加法器,具有至少两输入端与一输出端,其第一 输入端接收该解调讯号; 一直流成分补偿单元,与该加法器之该输出端连接 ,用以补偿该解调讯号之直流与低频之偏移量;及 一解调讯号输出端,与该加法器之该输出端连接, 并输出该解调讯号。 2.如申请专利范围第1项所述之频率调变解调器,其 中该加法器之该输出端与该解调讯号输出端间更 连接一缓冲器(buffer)。 3.如申请专利范围第1项所述之频率调变解调器,其 中该直流成分补偿单元由一低通滤波器构成。 4.如申请专利范围第1项所述之频率调变解调器,其 中该等元件系整合于一单晶片中或部分元件外接 于该单晶片。 5.如申请专利范围第1项所述之频率调变解调器,其 中该相移器系为一可调式相移器。 6.一种频率调变解调器,包含有: 一调变讯号输入端,接收一第一调变讯号; 一相移器,接收该第一调变讯号,并改变该第一调 变讯号之相位,以输出一第二调变讯号; 一乘法器,分别与该调变讯号输入端和该相移器之 输出端连接,以将该第一调变讯号与该第二调变讯 号相乘,并输出一解调讯号; 一峰値锁定单元,与该乘法器之输出端连接,用以 锁定该解调讯号之一峰値讯号,并输出该峰値讯号 至该相移器控制其相移量;及 一解调讯号输出端,与该乘法器之该输出端连接, 并输出该解调讯号。 7.如申请专利范围第6项所述之频率调变解调器,其 中该乘法器之该输出端与该峰値锁定单元之输入 端间更连接一电容器与一缓冲器(buffer)。 8.如申请专利范围第6项所述之频率调变解调器,其 中该乘法器之该输出端与该解调讯号输出端间更 连接一缓冲器(buffer)。 9.如申请专利范围第6项所述之频率调变解调器,其 中该相移器系为一可调式相移器。 10.如申请专利范围第6项所述之频率调变解调器, 其中该等元件系整合于一单晶片中或部分元件外 接于该单晶片。 11.一种频率调变解调器,包含有: 一调变输入端,接收一第一调变讯号; 一相移器,接收该第一调变讯号,并改变该第一调 变讯号之相位,以输出一第二调变讯号; 一乘法器,分别与该输入端和该相移器之输出端连 接,以将该第一调变讯号与该第二调变讯号相乘, 并输出一解调讯号; 一加法器,具有至少两输入端与一输出端,其第一 输入端接收该解调讯号; 一直流成分补偿单元,与该加法器之该输出端连接 ,用以补偿该解调讯号之直流与低频之偏移量; 一峰値锁定单元,用以锁定该解调讯号之一峰値讯 号,并输出该峰値讯号至该相移器控制其相移量; 及 一解调讯号输出端,与该加法器之该输出端连接, 并输出该解调讯号。 12.如申请专利范围第11项所述之频率调变解调器, 其中该加法器之该输出端与该解调讯号输出端间 更连接一缓冲器(buffer)。 13.如申请专利范围第11项所述之频率调变解调器, 其中该直流成分补偿单元由一低通滤波器构成。 14.如申请专利范围第11项所述之频率调变解调器, 其中该乘法器之该输出端与该峰値锁定单元之输 入端间更连接一电容器与一缓冲器(buffer)。 15.如申请专利范围第11项所述之频率调变解调器, 其中该乘法器之该输出端与该解调讯号输出端间 更连接一缓冲器(buffer)。 16.如申请专利范围第11项所述之频率调变解调器, 其中该加法器之该输出端与该直流成分补偿单元 间更连接一缓冲器(buffer)。 17.如申请专利范围第11项所述之频率调变解调器, 其中该等元件系整合于一单晶片中或部分元件外 接于该单晶片。 18.如申请专利范围第11项所述之频率调变解调器, 其中该相移器系为一可调式相移器。 图式简单说明: 第1图系为先前技术之频率调变解调器之基本电路 架构方块图; 第2图系为先前技术之输入频率变化对输出频率振 幅变化的转换曲线示意图; 第3A图系为本发明第一实施例之电路方块图; 第3B图系为本发明第二实施例之电路方块图;及 第3C图系为本发明第三实施例之电路方块图。 |
