| 发明名称 | 集成电路及其制造方法 | ||
| 摘要 | 提供一种集成电路及其制造方法。该集成电路(20)包括主体硅衬底(bulk silicon substrate)(24)，其具有〈100〉晶向的第一区域(64，66)及〈110〉晶向(crystalline orientation)的第二区域(66，64)。绝缘层上硅(silicon on insulator，SOI)层(62)叠放设置于一部分的主体硅衬底上。至少一场效应晶体管(96，98)形成在该绝缘层上硅层(62)中，至少一P沟道场效应晶体管(90，92)形成在该〈110〉晶向的第二区域(66，64)中，且至少一N沟道场效应晶体管(90，92)形成在该〈100〉晶向的第一区域(64，66)中。 | ||
| 申请公布号 | CN101138081A | 申请公布日期 | 2008.03.05 |
| 申请号 | CN200680007336.4 | 申请日期 | 2006.02.28 |
| 申请人 | 先进微装置公司 | 发明人 | A·M·韦特;S·卢宁 |
| 分类号 | H01L21/8238(2006.01);H01L21/84(2006.01) | 主分类号 | H01L21/8238(2006.01) |
| 代理机构 | 北京纪凯知识产权代理有限公司 | 代理人 | 程伟 |
| 主权项 | 1.一种集成电路(20)，包括：主体硅衬底(24)，包括具有<100>晶向的第一区域(64，66)及<110>晶向的第二区域(66，64)；叠放设置在该主体硅衬底的一部份上的绝缘层上硅层(62)；至少一场效应晶体管(96，98)，形成于该绝缘层上硅层(62)中；至少一P沟道场效应晶体管(90，92)，形成在该第二区域(66，64)中；以及至少一N沟道场效应晶体管(90，92)，形成在该第一区域(64，66)中。 | ||
| 地址 | 美国加利福尼亚州 | ||