| 发明名称 | 晶片级封装及其制造方法以及由其制造半导体器件的方法 | ||
| 摘要 | 晶片级封装，电路形成区域包括提供有测试芯片端子和非测试芯片端子的半导体芯片；至少一个外部连接端子，至少一个再分布导电条；至少一个测试构件，以及绝缘材料。再分布导电条的第一端连接到一个测试芯片端子，第二端延伸到与其中一个芯片端子偏移的位置。测试构件提供在电路形成区域的外部区域中，再分布导电条的第二端连接到至少一个测试构件。 | ||
| 申请公布号 | CN100372109C | 申请公布日期 | 2008.02.27 |
| 申请号 | CN99127780.5 | 申请日期 | 1999.12.28 |
| 申请人 | 富士通株式会社 | 发明人 | 丸山茂幸 |
| 分类号 | H01L23/48(2006.01);H01L21/66(2006.01);H01L21/78(2006.01);H01L21/60(2006.01) | 主分类号 | H01L23/48(2006.01) |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 王永刚 |
| 主权项 | 1.一种晶片级封装(10A，10B，10C，10D，10E，10F，10G，10H，10I，10J，10K，10L，10M，10N)，特征在于包括：具有至少一个半导体芯片电路形成区域(12)的半导体晶片(11)，每个半导体芯片电路形成区域(12)包括半导体芯片电路和多个芯片端子(13)，所述芯片端子(13)包括至少一个测试芯片端子(13A)和至少一个非测试芯片端子(13B)；至少一个电连接到所述至少一个非测试芯片端子(13B)的外部连接端子(14)；至少一个提供在所述半导体晶片(11)上的再分布导电条(15)，所述再分布导电条(15)的第一端连接到其中一个所述测试芯片端子(13A)，所述再分布导电条(15)的第二端延伸到与所述一个所述芯片端子(13)偏移的位置；至少一个提供在所述半导体芯片电路形成区域(12)的外部区域(18)中的测试构件，所述再分布导电条(15)的所述第二端连接到所述至少一个测试构件；以及绝缘材料(17，19，20)，覆盖至少所述再分布导电条(15)，所述至少一个外部连接端子(14)以及所述至少一个测试构件从所述绝缘材料(17，19，20)中露出。 | ||
| 地址 | 日本神奈川 | ||