发明名称 半导体集成电路装置及半导体集成电路装置的控制方法
摘要 本发明目的在于提供一种半导体集成电路装置及其控制方法,使得可抑制封装的总端子数的增加并可在封装状态下读出安装芯片的芯片固有信息,并且使芯片固有信息读出所必需的电路的面积与以往相比得到削减。在本发明中,输入脉冲信号外部端子与输出芯片固有信息的外部端子使用的是同一端子。此外,在通常操作模式时提供所需电源的外部端子,和信息读出模式时读出芯片固有信息的外部端子是共用的。由此抑制了外部端子数的增加。此外,在功能电路与比较判断部之间共用计数器部。由此,可以抑制芯片面积的增大。
申请公布号 CN100370614C 申请公布日期 2008.02.20
申请号 CN03824369.5 申请日期 2003.03.31
申请人 富士通株式会社 发明人 加藤好治
分类号 H01L27/04(2006.01);G01R31/28(2006.01) 主分类号 H01L27/04(2006.01)
代理机构 北京东方亿思知识产权代理有限责任公司 代理人 赵淑萍
主权项 1.一种半导体集成电路装置,其配有存储芯片固有信息的数据保存部,除了通常操作模式之外,还具有读出所述芯片固有信息的信息读出模式,所述半导体集成电路装置的特征在于,包括:计数器部,用于在所述信息读出模式中,对从外部端子输入的脉冲信号进行计数;和比较判断部,用于对所述数据保存部中存储的所述芯片固有信息和所述计数器部的输出进行比较,并判断是否一致;并且,将所述比较判断部的一致判断结果从所述外部端子输出,所述半导体集成电路装置还包括:第一判断结果输出部,其响应于所述比较判断部的一致判断结果,使通知电流流向所述外部端子。
地址 日本神奈川县