发明名称 |
多处理器系统 |
摘要 |
本发明提供一种多处理器系统,该系统包括:判断单元,判断输入至全局地址交叉开关的读命令是否为对CPU所在的系统板上的存储器的读命令;执行单元,当判断单元断定该读命令为对该CPU所在的系统板上的存储器的读命令时,基于从全局地址交叉开关通知的地址在全局访问之前推测性执行该读命令;设定单元,设定为在CPU上设置的数据队列中对从存储器读取的数据进行排队,而不在存储器上设置的数据队列中对该数据进行排队;以及指示单元,基于来自全局地址交叉开关的通知,指示在CPU上设置的数据队列丢弃数据或发送数据至CPU。 |
申请公布号 |
CN101127028A |
申请公布日期 |
2008.02.20 |
申请号 |
CN200710103959.8 |
申请日期 |
2007.05.17 |
申请人 |
富士通株式会社 |
发明人 |
植木俊和;石冢孝治;畑井田诚;山本崇史;细川由佳;大胁威;伊藤大介 |
分类号 |
G06F15/16(2006.01);G06F13/16(2006.01) |
主分类号 |
G06F15/16(2006.01) |
代理机构 |
隆天国际知识产权代理有限公司 |
代理人 |
张龙哺 |
主权项 |
1.一种多处理器系统,其具有经由全局地址交叉开关彼此连接的多个系统板,在所述多个系统板的每一个中包括CPU和存储器,并且该多处理器系统通过向该全局地址交叉开关输入地址来均匀地将处理分配给所有的CPU,该系统包括:判断单元,其判断从CPU发出的读命令是否为对该CPU所在的系统板上的存储器的读命令,该读命令要被输入至该全局地址交叉开关;以及执行单元,其在该判断单元断定该读命令为对该CPU所在的系统板上的存储器的读命令的情况下,基于从该全局地址交叉开关通知的地址在全局访问之前推测性执行该读命令。 |
地址 |
日本神奈川县川崎市 |