| 主权项 |
1.一种电阻可变之记忆体元件,包括: 一第一电极; 一第二电极; 一介于该第一电极与该第二电极间的硫族化合物 玻璃层;以及 一介于该硫族化合物玻璃层与该第二电极间的锡 硫族化合物层,该锡硫族化合物层包括硒化锡。 2.如请求项1之电阻可变之记忆体元件,其进一步包 括一介于该锡硫族化合物层与该第二电极之间的 含金属层。 3.如请求项2之电阻可变之记忆体元件,其进一步包 括一介于该含金属层与该第二电极之间的第二硫 族化合物玻璃层。 4.如请求项2之电阻可变之记忆体元件,其中该含金 属层包括银。 5.如请求项1之电阻可变之记忆体元件,其中该第一 电极包括钨。 6.如请求项1之电阻可变之记忆体元件,其中该第二 电极位于该锡硫族化合物层之上且包括银。 7.如请求项1之电阻可变之记忆体元件,其中该硫族 化合物玻璃层包括硒化锗。 8.如请求项7之电阻可变之记忆体元件,其中该硒化 锗包括Ge40Se60。 9.如请求项1之电阻可变之记忆体元件,其中该第二 电极包括钨。 10.如请求项1之电阻可变之记忆体元件,其进一步 包括一合金控制层。 11.如请求项10之电阻可变之记忆体元件,其中该合 金控制层包括硒。 12.如请求项10之电阻可变之记忆体元件,其中该合 金控制层包括氧化锡。 13.如请求项10之电阻可变之记忆体元件,其中该合 金控制层系位于该锡硫族化合物层之上。 14.如请求项1之电阻可变之记忆体元件,其进一步 包括: 一介于该锡硫族化合物层与该第二电极间的第二 硫族化合物玻璃层; 一介于该第二硫族化合物玻璃层与该第二电极间 的含金属层;以及 一介于该含金属层与该第二电极间的第三硫族化 合物玻璃层。 15.如请求项14之电阻可变之记忆体元件,其中该硫 族化合物玻璃层、该第二硫族化合物玻璃层、以 及该第三硫族化合物玻璃层包括Ge40Se60,且其中该 含金属层包括银。 16.如请求项15之电阻可变之记忆体元件,其中该第 一电极包括钨且该第二电极包括钨。 17.如请求项1之电阻可变之记忆体元件,其中该元 件能够耐受约5分钟的260℃退火,而且退火后可当 作一记忆体元件来运作。 18.如请求项1之电阻可变之记忆体元件,其中该硫 族化合物玻璃层与该锡硫族化合物层均设置在一 通道内。 19.如请求项1之电阻可变之记忆体元件,其中该第 二电极会于一基板上定义该记忆体元件的位置。 20.如请求项1之电阻可变之记忆体元件,其中该记 忆体元件系一可程式导电随机存取记忆体(PCRAM)元 件。 21.如请求项1之电阻可变之记忆体元件,其中该硫 族化合物玻璃层之中具有一导电通道。 22.如请求项1之电阻可变之记忆体元件,其中该导 电通道包括源自该锡硫族化合物层的材料。 23.如请求项1之电阻可变之记忆体元件,其中于该 硫族化合物玻璃层中形成一导电路径会将该记忆 体元件程式化至一低电阻记忆体状态。 24.如请求项23之电阻可变之记忆体元件,其中该导 电路径包括锡与银中至少其中一者。 25.如请求项14之电阻可变之记忆体元件,其进一步 包括一合金控制层。 26.如请求项25之电阻可变之记忆体元件,其中该合 金控制层包括硒。 27.如请求项25之电阻可变之记忆体元件,其中该合 金控制层包括氧化锡。 28.如请求项25之电阻可变之记忆体元件,其中该合 金控制层系位于该锡硫族化合物层之上。 29.如请求项25之电阻可变之记忆体元件,其中该合 金控制层系位于该锡硫族化合物层之下。 30.一种记忆体元件,包括: 一基板; 一位于该基板上的导电位址线路; 一位于该导电位址线路之上的第一电极; 一位于该第一电极之上的第一硫族化合物玻璃层; 一位于该第一硫族化合物玻璃层之上的锡硫族化 合物层; 一位于该锡硫族化合物层之上的第二硫族化合物 玻璃层; 一位于该第二硫族化合物玻璃层之上的银层; 一位于该银层之上的第三硫族化合物玻璃层;以及 一位于该第三硫族化合物玻璃层之上的第二电极 。 31.如请求项30之记忆体元件,其中该第一电极包括 钨。 32.如请求项30之记忆体元件,其中该第一硫族化合 物玻璃层包括Ge40Se60。 33.如请求项30之记忆体元件,其中该锡硫族化合物 层包括Sn1+xSe或Sn1-xSe,其中x介于约1与0之间。 34.如请求项30之记忆体元件,其中该第二硫族化合 物玻璃层包括Ge40Se60。 35.如请求项30之记忆体元件,其中该第三硫族化合 物玻璃层包括Ge40Se60。 36.如请求项30之记忆体元件,其中该第二电极包括 钨。 37.如请求项30之记忆体元件,其中该第二电极包括 锡。 38.如请求项30之记忆体元件,其中该第一电极包括 钨,该第一硫族化合物玻璃层包括硒化锗,该锡硫 族化合物层包括硒化锡,该第二硫族化合物玻璃层 包括硒化锗,该第三硫族化合物玻璃层包括硒化锗 ,以及该第二电极包括钨与锡中其中一者。 39.如请求项30之记忆体元件,其中该第一硫族化合 物玻璃层具有一导电通道,其包括源自该锡硫族化 合物层的材料。 40.如请求项39之记忆体元件,其中该导电通道会并 入金属离子以形成一导电路径。 41.如请求项30之记忆体元件,其中该元件系一可程 式导电随机存取记忆体。 42.如请求项30之记忆体元件,其进一步包括一合金 控制层。 43.如请求项42之记忆体元件,其中该合金控制层包 括硒。 44.如请求项42之记忆体元件,其中该合金控制层包 括氧化锡。 45.如请求项42之记忆体元件,其中该合金控制层系 位于该锡硫族化合物层之上。 46.如请求项42之记忆体元件,其中该合金控制层系 位于该锡硫族化合物层之下。 47.一种处理器系统,其包括: 一处理器;以及 一记忆体元件,该记忆体元件包括一第一电极、一 位于该一第一电极之上的第一硫族化合物玻璃层 、一位于该硫族化合物玻璃层之上的锡硫族化合 物层、以及一位于该锡硫族化合物层之上的第二 电极, 其中该锡硫族化合物层包括硒化锡。 48.如请求项47之处理器系统,其中该记忆体元件进 一步于该锡硫族化合物层与该第二电极间包括一 含银层与一含锡层中其中一者。 49.如请求项47之处理器系统,其中该第一硫族化合 物玻璃层包括硒化锗。 50.如请求项47之处理器系统,其中该第二电极包括 钨。 51.如请求项47之处理器系统,其中该记忆体元件进 一步包括一合金控制层。 52.如请求项47之处理器系统,其中该记忆体元件进 一步包括: 一位于该锡硫族化合物层之上的第二硫族化合物 玻璃层; 一位于该第二硫族化合物玻璃层之上的含银层;以 及 一位于该含银层之上的第三硫族化合物玻璃层。 53.如请求项52之处理器系统,其中该第一硫族化合 物玻璃层、该第二硫族化合物玻璃层、以及该第 三硫族化合物玻璃层均包括Ge40Se60。 54.如请求项47之处理器系统,其中该记忆体元件能 够耐受约5分钟的260℃退火,而且退火后可当作一 记忆体元件来运作。 55.如请求项47之处理器系统,其中该记忆体元件系 一可程式导电随机存取记忆体。 56.如请求项47之处理器系统,其中该硫族化合物玻 璃层之中具有一导电通道。 57.如请求项56之处理器系统,其中该导电通道包括 源自该锡硫族化合物层的材料。 58.如请求项47之处理器系统,其中于该硫族化合物 玻璃层中形成一导电路径会将该记忆体元件程式 化至一低电阻记忆体状态。 59.如请求项58之处理器系统,其中该导电路径包括 锡与银中至少其中一者。 60.一种形成一电阻可变之记忆体元件的方法,包括 : 提供一基板; 于该基板上提供一第一电极; 于该基板上提供一第二电极; 于该第一电极与该第二电极间形成一第一硫族化 合物玻璃层;以及 于该第一硫族化合物玻璃层与该第二电极间形成 一锡硫族化合物层。 61.如请求项60之方法,其进一步包括提供一电连接 至该第一电极的位址线路。 62.如请求项61之方法,其中该位址线路与该第一电 极为相同层。 63.如请求项60之方法,其中该第一电极包括钨。 64.如请求项60之方法,其中该第二电极包括钨。 65.如请求项60之方法,其中该第二电极包括银。 66.如请求项60之方法,其进一步包括于该锡硫族化 合物层与该第二电极之间形成一含金属层。 67.如请求项66之方法,其进一步包括于该锡硫族化 合物层与该第二电极之间形成一第二硫族化合物 玻璃层。 68.如请求项66之方法,其中该含金属层包括银。 69.如请求项60之方法,其进一步包括提供一合金控 制层。 70.如请求项69之方法,其中该合金控制层包括硒。 71.如请求项69之方法,其中该合金控制层包括氧化 锡。 72.如请求项69之方法,其中该合金控制层系位于该 锡硫族化合物层之上。 73.如请求项69之方法,其中该合金控制层系位于该 锡硫族化合物层之下。 74.如请求项60之方法,其进一步包括于该锡硫族化 合物层与该第二电极之间形成一第二硫族化合物 玻璃层。 75.如请求项74之方法,其进一步包括于该第二硫族 化合物玻璃层与该第二电极之间形成一第三硫族 化合物玻璃层。 76.如请求项75之方法,其中该第二硫族化合物玻璃 层与该第三硫族化合物玻璃层中至少其中一者包 括硒化锗。 77.如请求项75之方法,其进一步包括于该第二硫族 化合物玻璃层与该第三硫族化合物玻璃层之间形 成一含金属层。 78.如请求项77之方法,其中该含金属层包括银。 79.如请求项60之方法,其中该第一硫族化合物玻璃 层包括硒化锗。 80.如请求项79之方法,其中该硒化锗的一化学计量 约Ge40Se60。 81.如请求项60之方法,其中该锡硫族化合物层包括 硒化锡。 82.如请求项81之方法,其中该硒化锡的一化学计量 为Sn1+xSe或Sn1-xSe,其中x介于约1与0之间。 83.如请求项60之方法,其进一步包括利用一调整步 骤于该第一硫族化合物玻璃层内形成一导电通道 。 84.如请求项83之方法,其中该调整步骤包括跨越该 第一硫族化合物玻璃层与该锡硫族化合物层施加 一电压脉冲。 85.如请求项83之方法,其进一步包括于该导电通道 处形成一导电路径。 86.如请求项60之方法,其中该第一硫族化合物玻璃 层系形成于该第一电极上。 87.如请求项60之方法,其中该第一硫族化合物玻璃 层与该锡硫族化合物层为毯覆沉积。 88.如请求项60之方法,其中该第一硫族化合物玻璃 层与该锡硫族化合物层会被蚀刻以形成一垂直堆 叠。 89.如请求项60之方法,其中该第一硫族化合物玻璃 层与该锡硫族化合物层系形成于一通道内。 90.如请求项75之方法,其进一步包括提供一合金控 制层。 91.如请求项90之方法,其中该合金控制层包括硒。 92.如请求项90之方法,其中该合金控制层包括氧化 锡。 93.如请求项90之方法,其中该合金控制层系位于该 锡硫族化合物层之上。 94.如请求项90之方法,其中该合金控制层系位于该 锡硫族化合物层之下。 95.一种形成一电阻可变之记忆体元件的方法,包括 : 提供一基板; 于该基板上提供一导电位址线路; 于该位址线路与该基板上形成一第一绝缘层; 于该第一绝缘层中形成一开口,以于该开口中露出 该位址线路的一部份; 于该开口中且在该位址线路之上形成一第一电极 层; 于该第一电极之上形成一第一硫族化合物玻璃层; 于该第一硫族化合物玻璃层之上形成一锡硫族化 合物层; 于该锡硫族化合物层之上形成一第二硫族化合物 玻璃层; 于该第二硫族化合物玻璃层之上形成一金属层; 于该金属层之上形成一第三硫族化合物玻璃层; 于该第三硫族化合物玻璃层之上形成一第二电极 层;以及 蚀刻以形成一由下面所组成的堆叠:该第一硫族化 合物玻璃层、该锡硫族化合物层、该第二硫族化 合物玻璃层、该金属层、该第三硫族化合物玻璃 层、以及位于该第一电极层之上的该第二电极层 。 96.如请求项95之方法,其中该等第一、第二、及第 三硫族化合物玻璃层包括Ge40Se60。 97.如请求项95之方法,其中该锡硫族化合物层包括 Sn1+xSe或Sn1-xSe,其中x介于约1与0之间。 98.如请求项95之方法,其中该第一电极层包括钨。 99.如请求项95之方法,其中该金属层包括银。 100.如请求项95之方法,其中该第二电极包括钨。 101.如请求项95之方法,其进一步包括于该第一硫族 化合物玻璃层内形成一导电通道。 102.如请求项101之方法,其进一步包括于该导电通 道处形成一导电路径。 103.如请求项95之方法,其进一步包括提供一合金控 制层。 104.如请求项103之方法,其中该合金控制层包括硒 。 105.如请求项103之方法,其中该合金控制层包括氧 化锡。 106.如请求项103之方法,其中该合金控制层系位于 该锡硫族化合物层之上。 107.如请求项103之方法,其中该合金控制层系位于 该锡硫族化合物层之下。 图式简单说明: 图1-10为根据本发明的示范记忆体器件具体实施例 。 图11-14为根据本发明在制造图1的记忆体器件期间 的示范连续处理阶段。 图15为含有本发明之记忆体器件的示范处理器型 系统。 图16a、16b、17a、以及17b为根据本发明之记忆体器 件的示范操作参数。 |
