发明名称 半导体装置及其制造方法
摘要 本发明提供一种半导体装置及其制造方法,可获得在自衬底开始绝缘于元件区域的埋入绝缘层内无间隙的SOI构造。在配置有多个SOI形成区域的衬底(202)上形成单晶硅锗层(324)及单晶硅层(326),形成以只包括SOI形成区域(204)的一边的方式相邻接的支承体孔(332)。然后,利用通过支承体孔(332)与衬底(202)相连接的支承体(352)来支承单晶硅层(326),同时去除单晶硅锗层(324),形成空穴部(372),通过热氧化在该空穴部形成绝缘层(382),从而得到SOI构造。
申请公布号 CN101114580A 申请公布日期 2008.01.30
申请号 CN200710138618.4 申请日期 2007.07.24
申请人 精工爱普生株式会社 发明人 金本启
分类号 H01L21/00(2006.01);H01L21/02(2006.01);H01L21/20(2006.01);H01L21/762(2006.01);H01L21/84(2006.01) 主分类号 H01L21/00(2006.01)
代理机构 中科专利商标代理有限责任公司 代理人 李贵亮
主权项 1.一种半导体装置的制造方法,其特征在于,包括以下工序:在按相互保持规定的间隔配置有将来要形成SOI构造的第一区域的半导体衬底上,形成能够以比所述半导体衬底快的速度进行蚀刻的第一半导体层;在所述第一半导体层上形成蚀刻速度比所述第一半导体层慢的第二半导体层;从经由一条线与所述第一区域邻接的第二区域起去除所述第一半导体层以及所述第二半导体层,从而形成使所述半导体衬底露出的支承体孔,相对于每一个所述第一区域配置一个所述支承体孔;在所述半导体衬底上的至少包含所述第一区域及所述第二区域的区域上形成由绝缘物构成的支承体前驱层;保留所述第一区域及所述支承体孔的底部中至少含有所述一条线的区域,蚀刻去除所述支承体前驱层,从而形成连接所述支承体孔和所述第二半导体层的支承体;以所述支承体为掩模蚀刻所述第一半导体层及所述第二半导体层,去除与所述第二区域邻接的部分,使所述第一区域上形成的所述第一半导体层以及所述第二半导体层的侧截面露出;相对于所述第二半导体层以及所述半导体衬底,选择性地蚀刻去除所述第一半导体层,由此在所述第二半导体层的下面形成空穴部;对所述空穴部上层的所述第二半导体层以及所述空穴部下层的所述半导体衬底进行热氧化,从而在所述空穴部内形成由半导体氧化膜构成的埋入绝缘层;以及至少从所述第一区域上去除所述支承体,从而使所述第二半导体层露出。
地址 日本东京