基于浮点数DSP与FPGA的静止无功补偿器的调节板

摘要

一种基于32位浮点数数字处理芯片(DSP)与超大规模现场可编程逻辑门阵列(FPGA)组合而成的静止无功补偿器(SVC)调节板。主要由32位浮点数DSP与FPGA组合而成。还包括40路14位模数转换芯片、数字锁相环PLL、CAN控制器和8路光电隔离输入输出电路等辅助外部设备。全部电路集成在一块可插拔的4层印刷电路板上，实现CPU总线不出电路板。该电路板采用4层布线，水晶工艺，表贴电路，欧式插接件，抗电磁干扰达到电磁兼容标准EMC快速瞬变4级标准，可在线编程。本发明具有极高的计算精度和极快的计算速度；超强的抗强电磁干扰的能力；多功能综合和极高的集成度。

主权项

1.一种基于浮点数数字处理芯片DSP与超大规模现场可编程逻辑门阵列FPGA的静止无功补偿器SVC调节板，其特征在于：主要由32位浮点数数字处理芯片DSP与超大规模现场可编程逻辑门阵列FPGA组合而成；该调节板另外还包括40路14位模数转换芯片、数字锁相环PLL、CAN控制器和8路光电隔离输入输出电路；全部电路集成在一块可插拔的4层印刷电路板上，实现CPU总线不出电路板；可进行32位浮点数运算的数字处理芯片DSP作为静止无功补偿器调节板的CPU，其24位地址总线和32位数字总线构成了调节板的并行总线，挂在该总线上的器件包括超大规模现场可编程逻辑门阵列FPGA、可编程逻辑器件CPLD和串行总线控制器CAN；其中FPGA作为调节板的主要器件，通过逻辑控制10片数模转换芯片AD7865，对40路模拟信号进行AD转换，转换结果存储于FPGA内通过编程构造的双口RAM中，DSP通过24位地址总线和32位数字总线对AD转换结果进行读取，并在DSP内进行计算，获得SVC三相触发角，DSP仍通过并行总线将三相触发角写入FPGA内编程构成的三个16位计数器中，由FPGA根据计数值发出SVC触发信号；DSP和FPGA作为调节板的两个主要器件，完成了SVC调节的主要功能，将DSP和FPGA通过并行总线相连并进行功能划分，由FPGA完成AD转换和计数，由DSP完成计算；在24位地址总线和32位数字总线上同时挂有串行总线控制器CAN，DSP通过CAN与调节板外的其它设备进行串行通讯；同样在24位地址总线和32位数字总线上挂有可编程逻辑器件CPLD，DSP通过CPLD控制8位数字输入和8位数字输出节点，8位IO输入信号通过光电隔离读入调节板外的设备节点，8位IO输出信号通过光电隔离控制调节板外的节点；CPLD同时还完成数字锁相环PLL的功能。