发明名称 |
半导体器件及其制造方法 |
摘要 |
在由堆叠的半导体芯片构成的半导体器件中,为了独立地测试每个芯片,第二芯片被布置为面向第一芯片,同时其第二互连端子被连接到第一芯片的第一互连端子。第一和第二芯片的第一和第二外部端子被形成在第一和第二芯片的表面上,该表面在第一和第二芯片的同一侧。因此,即使在第一和第二芯片被粘贴到一起后,也可以在操作它们的同时独立地测试第一和第二芯片。此外,由于可以使测试探针等从同一侧接触第一芯片和第二芯片的外部端子,所以可以同时测试第一芯片和第二芯片。 |
申请公布号 |
CN101097905A |
申请公布日期 |
2008.01.02 |
申请号 |
CN200710086712.X |
申请日期 |
2007.03.06 |
申请人 |
富士通株式会社 |
发明人 |
内田敏也 |
分类号 |
H01L25/00(2006.01);H01L25/18(2006.01);H01L25/065(2006.01);H01L23/488(2006.01);H01L23/50(2006.01);H01L21/50(2006.01);H01L21/60(2006.01);H01L21/66(2006.01) |
主分类号 |
H01L25/00(2006.01) |
代理机构 |
北京东方亿思知识产权代理有限责任公司 |
代理人 |
赵淑萍 |
主权项 |
1.一种半导体器件,包括:第一芯片,其具有第一元件形成区域、连接到形成在所述第一元件形成区域中的电路的第一互连端子,以及将所述形成在所述第一元件形成区域中的电路连接到所述半导体器件外的第一外部端子;第二芯片,其具有第二元件形成区域、连接到形成在所述第二元件形成区域中的电路的第二互连端子,以及将所述形成在所述第二元件形成区域中的电路连接到所述半导体器件外的第二外部端子,并且其被布置为经由被连接到所述第一互连端子的所述第二互连端子面向所述第一芯片,其中所述第一和第二外部端子被形成在所述第一和第二芯片的表面上,所述表面在所述第一和第二芯片的同一侧上。 |
地址 |
日本神奈川县 |