| 主权项 |
1.一种单晶片多重伺服马达控制器,系与至少两组 马达驱动器耦接,以驱动至少两组外部马达;所述 单晶片多重伺服马达控制器包括: 一个接收器,以供接受马达控制命令讯号; 至少两组脉宽调变讯号产生器,用以控制该至少两 组马达驱动器驱动电流及马达之转动位置; 至少两组方向讯号产生器,用以控制该至少两组马 达驱动器驱动电流及马达转动之方向;以及 一个微控器核心逻辑,与以上电路耦接,以控制其 操作。 2.如申请专利范围第1项所述之单晶片多重伺服马 达控制器,更包含有至少两组电流讯号类比数位转 换器,与该多重微控器核心逻辑耦接,所述至少两 组电流讯号类比数位转换器接受有关该至少两组 马达驱动器驱动电流的反馈讯号,并将该讯号转换 成数位讯号。 3.如申请专利范围第2项所述之单晶片多重伺服马 达控制器,其中该至少两组电流讯号类比数位转换 器接收自至少两组外部电流感测器而来的讯号。 4.如申请专利范围第1项所述之单晶片多重伺服马 达控制器,更包含有至少两组位置讯号类比数位转 换器,与该多重微控器核心逻辑耦接,所述至少两 组位置讯号类比数位转换器接受有关该至少两组 外部马达转动位置的反馈讯号,并将该讯号转换成 数位讯号。 5.如申请专利范围第4项所述之单晶片多重伺服马 达控制器,其中该至少两组位置讯号类比数位转换 器接收自至少两组外部旋转感测器而来的讯号。 6.如申请专利范围第1项所述之单晶片多重伺服马 达控制器,其中该微控器核心逻辑为多重微控器核 心逻辑。 7.如申请专利范围第6项所述之单晶片多重伺服马 达控制器,其中该多重微控器核心逻辑中仅具有一 组程式记忆体。 8.如申请专利范围第1项所述之单晶片多重伺服马 达控制器,其中该接收器接受至少两组马达控制命 令讯号。 9.如申请专利范围第1项所述之单晶片多重伺服马 达控制器,更包括有一个发送器,以对外部传送讯 息。 10.如申请专利范围第9项所述之单晶片多重伺服马 达控制器,其中该发送器对外部传送之讯息包括至 少两组马达的状态。 图式简单说明: 第一图为习知马达控制电路之示意图。 第二图为与第一图对应之马达控制命令时间图。 第三图为根据本创作之马达控制电路之示意图,其 中包含本创作之单晶片多重伺服马达控制器。 第四图为与第三图对应之马达控制命令时间图。 |
