| 主权项 |
1.一种制造方法,其系包含步骤: 于一基板上形成一绝缘层,该绝缘层具有一开口; 于该开口内以物理气相沈积法形成一氮化钛层,该 氮化钛层之厚度不到30 nm; 将该氮化钛层暴露于氮气及/或氮化合物之中,并 加热该氮化钛层;以及 于该氮化钛层上方以化学气相沈积法形成一钨层, 其系与该氮化钛层呈物理接触。 2.如申请专利范围第1项所述之方法,其中该氮化钛 层系以溅镀法形成。 3.如申请专利范围第2项所述之方法,其中该氮化钛 层之厚度不到25 nm。 4.如申请专利范围第2项所述之方法,其中该氮化钛 层之厚度不到22 nm。 5.如申请专利范围第2项所述之方法,其中该氮化钛 层约20 nm厚。 6.如申请专利范围第1项所述之方法,更包括于形成 该氮化钛层之前先形成一钛层,该氮化钛层系与该 钛层呈物理接触。 7.如申请专利范围第6项所述之方法,其中该钛层之 厚度不到36 nm。 8.如申请专利范围第6项所述之方法,其中该钛层约 10 nm厚。 9.如申请专利范围第1项所述之方法,其中加热该氮 化钛层系包括将该氮化钛层暴露于温度高于600℃ 之该氮气及/或该氮化合物之中。 10.如申请专利范围第1项所述之方法,其中加热该 氮化钛层系包括将该氮化钛层暴露于温度约为670 ℃之该氮气及/或该氮化合物之中20到40秒。 11.如申请专利范围第1项所述之方法,其中加热该 氮化钛层系包括将该氮化钛层暴露于温度约为620 ℃之该氮气及/或该氮化合物之中20到40秒。 12.如申请专利范围第1项所述之方法,其中该基板 系为一半导体基板。 13.如申请专利范围第12项所述之方法,更包括步骤: 于该基板与该绝缘层之间形成自该开口露出的一 电路元件,且该开口包含至少1mm长的一沟槽; 其中该钨层系经由该开口内之该氮化钛层与该电 路元件电连接。 14.如申请专利范围第13项所述之方法,其中该沟槽 至少2mm长。 15.如申请专利范围第14项所述之方法,更包括一步 骤,在沈积该氮化钛层之前,于该绝缘层上方沈积 一钛层,其中该开口内之该钨层系藉由该钛层及该 氮化钛层与该电路元件电连接。 16.如申请专利范围第15项所述之方法,其中该沟槽 没有穿透该绝缘层,但是位于该沟槽底部之一介层 窗系穿透该绝缘层而露出该电路元件,其中该钛层 与位于该介层窗底部之该电路元件呈物理接触。 17.如申请专利范围第14项所述之方法,其中该电路 元件具导电性。 18.如申请专利范围第14项所述之方法,其中该电路 元件包含一金属或半导体材料。 19.如申请专利范围第14项所述之方法,更包括削圆 该沟槽之上边缘。 20.如申请专利范围第14项所述之方法,其中该开口 系包含位于该沟槽底部之一介层窗,该方法更包括 削圆该沟槽及该介层窗之上边缘。 21.一种制造一积体电路之方法,该方法系包括步骤 : 于一半导体基板内部或上方形成一电路元件; 于该电路元件上方形成一绝缘层; 于该绝缘层内形成一开口,以露出位于该开口底部 之该电路元件; 于该绝缘层上方形成一钛层,该钛层覆盖该开口之 侧壁,该钛层之厚度不到15nm; 于该钛层上方形成一氮化钛层,该氮化钛层之厚度 不到25nm,该氮化钛层系以溅镀方式形成; 将该氮化钛层暴露于氮气及/或氮化合物之中,并 加热该氮化钛层;以及 于该氮化钛层上方以化学气相沈积法形成一钨层, 该钨层至少部分填入该开口,并藉由该钛层及该氮 化钛层与该电路元件电连接。 22.如申请专利范围第21项所述之方法,其中该开口 包含至少2mm长之一沟槽。 23.如申请专利范围第21项所述之方法,其中该开口 包含至少1mm长之一沟槽。 24.如申请专利范围第21项所述之方法,其中加热该 氮化钛层系包括将该氮化钛层置于约670℃之周围 温度下加热20到40秒。 25.如申请专利范围第21项所述之方法,其中加热该 氮化钛层系包括将该氮化钛层置于约620℃之周围 温度下加热20到40秒。 26.一种结构,该结构是根据申请专利范围第1项所 生成。 27.一种结构,该结构是根据申请专利范围第21项所 生成。 28.一种结构包含: 一基板;一绝缘层,位于该基板上,该绝缘层具有一 开口; 一氮化钛层,其系形成于该开口中,有一本质上为 柱状之晶粒结构,该氮化钛层之厚度不到30nm;以及 一钨层,其系覆盖住该氮化钛层并与之呈物理接触 。 29.如申请专利范围第28项所述之结构,更包括一钛 层,其系覆盖住该基板,并与该氮化钛层呈物理接 触。 30.如申请专利范围第29项所述之结构,其中该结构 系为一半导体积体电路。 31.如申请专利范围第30项所述之结构,更包含:一电 路元件,其系形成于该基板与该绝缘层的该开口之 间,其中该钨层藉由该开口内之该氮化钛层及该钛 层与该电路元件电连接。 32.如申请专利范围第31项所述之结构,其中该氮化 钛层之厚度不到22nm,而该钛层之厚度不到12nm。 33.如申请专利范围第28项所述之结构,其中该开口 包括横向尺寸至少有2mm之一沟槽。 34.如申请专利范围第28项所述之结构,其中该开口 包括横向尺寸至少有1mm之一沟槽。 图式简单说明: 第一图至第三图系为习知制程中半导体结构之剖 面图;以及 第四图至第六图系为根据本发明实施例制程中半 导体结构之剖面示意图。 |
