具有高耦合比的自对准沟槽填充

摘要

本发明提供隔离高密度集成电路中的活性区的自对准沟槽填充。在活性区之间的衬底中蚀刻出深且窄的沟槽。通过生长例如二氧化硅的合适电介质来填充所述沟槽。氧化物从所述衬底中生长以填充所述沟槽并进入所述衬底中以提供宽度和深度比所述沟槽大的氧化物。例如，可通过在蚀刻形成NAND串活性区域之后或作为其一部分蚀刻所述衬底以形成所述沟槽，来制造NAND型快闪存储器系统的存储元件。这可确保隔离沟槽之间的所述NAND串活性区域的对准。因为所述电介质生长过程是自行限制的，所以可在所述活性区域之间维持由所述蚀刻过程产生的开放区域。随后形成的栅极间介电层和控制栅极层可填充所述开放区域，以在控制栅极与浮动栅极之间提供侧壁耦合。

主权项

1.一种制造非易失性存储器装置的方法，其包括：在衬底上方形成第一介电层；在所述第一介电层上方形成第一导电层；蚀刻穿过所述第一导电层、所述第一介电层和所述衬底的至少一部分，以在所述第一导电层的第一部分与所述导电层的第二部分之间的所述衬底中界定沟槽，所述蚀刻步骤是在所述形成第一导电层的步骤之后执行的；生长介电材料以填充所述沟槽；在所述第一导电层上方形成第二介电层；和在所述第二介电层上方形成第二导电层。